数字阵列雷达dbf系统基准定时产生模块及方法
【技术领域】
[0001]本发明涉及一种数字阵列雷达DBF系统基准定时产生模块及方法，属于雷达探测领域。
【背景技术】
[0002]数字波束形成(DBF)系统是数字阵列雷达中的关键系统，可实现同时多波束扫描。随着雷达阵元的增多，各阵元接收的数据经过模拟一数字转换器(AD)采样打包后，一般通过光纤异步传输给DBF分系统进行波束合成。DBF系统采用现场可编程门阵列(FPGA)实现多通道数据的并行处理。
[0003]雷达的定时信号经阵面组件转换为约定的数据，按照约定的协议打包传输给DBF分系统。由于DBF是对各通道数据进行同步并行合成，需要产生基准定时信号，用于系统各通道数据的同步处理。传统的方法选取某一固定光纤传输过来的定时作为系统的基准定时，如果该光纤或光纤对应的组件出现损坏或传输的数据误码较多时，会出现不能产生基准定时或产生错误的基准定的情况，影响后续处理。随着阵面规模的增大和集成度的提高，因一个组件或光纤出现问题而影响系统整体性能和工作不可接受，因此该方法已不适用于目前的数字阵列雷达处理。
【发明内容】
[0004]针对以上问题本发明提供了一种数字阵列雷达DBF系统基准定时产生模块及方法，采用多通道定时判决产生基准定时，满足目前数字阵列雷达的可靠性需求。
[0005]为了解决以上问题本发明提供了一种数字阵列雷达DBF系统基准定时产生模块，其特征在于:包括:参数管理，用于系统参数的配置和管理，包含有效定时个数阈值、延迟清零等待时钟周期数；延迟清零模块，用于基准定时脉冲产生后对系统各状态的清零，以进行下一个基准定时产生；定时脉冲锁存模块，在各定时脉冲到来时产生定时锁存信号，在清零信号到来时，对锁存信号进行清零；基准定时判决及产生模块，对到来的定时锁存信号进行计数、比较、产生基准定时脉冲信号输出；时钟模块，产生各模块的工作时钟，在DBF系统中，可与其他模块共用一个时钟模块；
[0006]通道I?N的定时脉冲到来时，定时脉冲锁存模块产生锁存各通道定时脉冲，即当该通道定时脉冲到来时，该通道输出信号置为高电平，其中N为大于I的正整数；
[0007]经基准定时判决及产生模块通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值；比较有效定时脉冲数计数值和有效定时脉冲阈值，当脉冲数达到参数管理模块给出的有效定时脉冲阈值时，即有效定时脉冲阈值小于等于N的正整数时，产生一个时钟周期的脉冲输出信号，作为基准定时脉冲输出；产生后的基准定时信号，经延迟清零模块延迟M个周期清出系统各状态及定时锁存信号，将信号置零；其中M个周期是参数管理模块给出的预定阀值，M ^No
[0008]所述的基准定时判决及产生模块包括流水相加器、比较器、单脉冲产生模块，输入的定时锁存信号经流水相加器进行两两流水相加，相加得到的结果再进行一次两两相加，通过几级相加得到有效定时脉冲数计数值；当通道N为奇数时，最后一个通道加O。有效定时脉冲数计数值与有效定时脉冲阈值进行通过比较器进行比较，若有效定时脉冲数计数值大于等于有效定时脉冲阈值，则输出高电平，否则输出低电平。比较器输出电平信号送入单脉冲产生模块中，当比较器输出信号电平从低向高转换时，单脉冲产生器产生一个时钟周期的脉冲信号输出，该脉冲信号即可作为基准定时脉冲。
[0009]有益效果:本发明采用多个输入通道定时进行判决产生基准定时，可靠性高，能容忍系统出现以下错误:a.个别光纤的定时信号严重超前或滞后，指个别光纤的定时脉冲到达时间相对于其他通道超前或滞后很长时间；b.个别通道数据误码率高，产生错误的定时脉冲信号；c.个别光纤物理通道不正常，导致数据输入，因此无定时脉冲输入的错误。
[0010]本发明参数化配置，通用性强，可适用于不同输入通道数。
【附图说明】
[0011]图1数字阵列雷达DBF系统基准定时产生模块框图。
[0012]图2基准定时产生时序图。
[0013]图3有效定时脉冲个数判决原理。
【具体实施方式】
[0014]下面结合附图，对本发明作进一步详细说明。
[0015]如图1所示，本发明提供的一种数字阵列雷达DBF系统基准定时产生模块，包括:
[0016]参数管理1，用于系统参数的配置和管理，包含有效定时个数阈值、延迟清零等待时钟周期数；
[0017]延迟清零模块2，用于基准定时脉冲产生后对系统各状态的清零，以进行下一个基准定时产生；
[0018]定时脉冲锁存模块3，在各定时脉冲到来时产生定时锁存信号，在清零信号到来时，对锁存信号进行清零；
[0019]基准定时判决及产生模块4，对到来的定时锁存信号进行计数、比较、产生基准定时脉冲信号输出；
[0020]时钟模块5，产生各模块的工作时钟，在DBF系统中，可与其他模块共用一个时钟模块。
[0021]本模块的实现方法和步骤如下所示:
[0022]a.通道I?N(N为大于I的正整数)的定时脉冲到来时，定时脉冲锁存模块3产生锁存各通道定时脉冲，即当该通道定时脉冲到来时，该通道输出信号置为高电平；
[0023]b.经基准定时判决及产生模块4通过对定时锁存信号两两流水相加得到当前到来的有效定时脉冲数计数值；
[0024]c.比较有效定时脉冲数计数值和有效定时脉冲阈值，当脉冲数达到参数管理I模块给出的有效定时脉冲阈值(小于等于N的正整数)时，产生一个时钟周期的脉冲输出信号，作为基准定时脉冲输出；
[0025]d.产生后的基准定时信号，经延迟清零模块2延迟M个周期清出系统各状态及步骤a得到的定时锁存信号，将信号置零；其中M个周期是参数管理I模块给出的预定阀值，M < N。
[0026]图2描述了基准定时产生的时序关系图，以输入4通道为例，有效定时阈值为2，延迟清零周期数为32。
[0027]如图2，时钟信号由时钟模块5产生。定时脉冲信号通过通道I至通道4进入定时脉冲锁存模块3，持续时间分别为I个时钟周期。通道I?通道4定时脉冲信号经定时脉冲锁存模块锁存后产生定时锁存信号(通道I?通道4)。由图2可看出，通道3定时脉冲首先到来，通道I定时脉冲其次到来，在通道3和通道I定时脉冲到来后，到来的定时脉冲数已满足系统有效定时阈值数(阈值为2)的要求，产