一种卫星信号捕获系统的制作方法
【技术领域】
[0001] 本发明涉及卫星信号处理领域，尤其涉及一种卫星信号捕获系统。
【背景技术】
[0002] 目前，卫星在国防、民用等领域都起到越来越重要的作用，卫星信号的捕获是对卫 星进行调试、维护、测试、应用等都需要涉及的重要过程步骤，而卫星信号捕获的准确度、捕 获速度、抗干扰能力都是卫星信号捕获系统性能的重要指标。
[0003] 现有的卫星信号捕获系统一般设有单独的逻辑处理器，且存在信号捕获过程中系 统资源占用率高，延时等待过程较多，运算速度慢，信号捕获精准度差，信号捕获稳定性低。
【发明内容】
[0004] 本发明的目的是通过对卫星信号捕获系统的改良设计，优化信号传输及运算流 程，减少卫星信号捕获过程中的系统资源占有率，减少延时等待，提高运算速度，提升信号 捕获的精准度及稳定性。
[0005] 本发明的技术方案为：一种卫星信号捕获系统：包括PNGEN伪码生成模块、PN码 双口RAM、C0RACC相关累加模块、DDC下变频模块、下采样模块、乒乓RAM、FFT计算模块、自 动门限模块、峰值检测模块、ACC累加模块、FFTCARCAL并行载波搜索结果计算模块、捕获 判断模块、DATAPR0数据处理模块、SCHCTL过程控制模块、跟踪模块；所述PNGEN伪码生成 模块与PN码双口RAM之间信号连接，信号采样频率为100MHz，所述DDC下变频模块与下采 样模块之间信号连接，信号频采样率为100MHz，所述PN码双口RAM与C0RACC相关累加模 块之间信号连接，信号采样频率为20. 46MHz，所述下采样模块与C0RACC相关累加模块之间 信号连接，信号采样频率为20. 46MHz，所述下采样模块与乒乓RAM之间信号连接，信号采 样频率为20. 46MHz，所述C0RACC相关累加模块与FFT计算模块之间信号连接，信号采样 频率为200MHz，所述乒乓RAM与FFT计算模块之间信号连接，信号采样频率为200MHz，所 述FFT计算模块与峰值检测模块之间信号连接，信号频采样率为100MHz，所述峰值检测模 块与FFTCARCAL并行载波搜索结果计算模块之间信号连接，信号频采样率为100MHz，所述 FFTCARCAL并行载波搜索结果计算模块与DATAPR0数据处理模块之间信号连接，信号采样 频率为100MHz，所述FFT计算模块与ACC累加模块之间信号连接，信号采样频率为100MHz， 所述ACC累加模块与捕获判断模块之间信号连接，信号采样频率为100MHz，所述捕获模块 与DATAPR0数据处理模块之间信号连接，信号采样频率为100MHz。
[0006] 进一步，所述PNGEN伪码生成模块输出端采用双口RAM进行数据缓冲，内部使用 100MHz时钟进行伪码生成，每次生成双口RAM容量大小的伪码数据。
[0007] 进一步，所述FFT计算模块对输入扩频调制信号进行高速并行分析码相位和高 速并行搜索多普勒频率，所述FFT计算模块包括核心计算模块，所述核心计算模块采用 XilinxIP核，输入信号从本地伪码，扩频调制信号和伪码频谱和扩频调制信号频谱复乘中 选择，通过状态机控制码相位搜索流程和多普勒并行搜索流程。
[0008] 进一步，所述ACC累加模块的相干和非相干累加次数可以通过外部动态设置。
[0009] 进一步，信号捕获处理流程包括：
[0010] (l)PNGEN伪码生成模块以100MHz的速率生成本地伪码进入PN码双口RAM进行缓 存；
[0011] ⑵伪码缓存结束后FFT计算模块以200MHz的运算速度计算伪码FFT并存入内部 缓存器中；
[0012] (3)DDC下变频模块将直接接收AD采样的8位输入中频信号进行信号下变频，滤波 后，进入下采样模块使原来100MHz的中频采样频率变速到20. 46MHz采样频率；
[0013] (4)信号以20. 46MHz采样频率进入乒乓RAM缓存后以200MHz的速率进入FFT计 算模块进行码相位并行搜索，搜索后得到的相关峰谱进入ACC累加模块进行相干非相干累 加后进行捕获判决，得出判决结果和码相位位置信息；
[0014] (5)在流程⑷进行的同时信号以20. 46MHz采样频率进入C0RACC相关累加模块， 与本地伪码进行相关操作，得到的结果输入到FFT计算模块中进行傅里叶变换操作得到载 波多普勒频率信息；
[0015] (6)"当前相位"和"相位对齐信号"为信号捕获系统的两种相位输出方式，当捕获 状态为已捕获时，其它信号有效："当前相位"指示了当前外部输入信号的相位；"零相位信 号"指示了当前外部输入信号在该时刻的相位为〇,可以立即进行跟踪操作。
[0016] 本发明的有益效果在于：当系统接收到外部触发的开始捕获信号后，系统同时产 生本地伪码和接受AD数据。
[0017]PNGEN伪码生成模块以100MHz的速率生成本地伪码进入PN码双口RAM进行缓 存，由于伪码的位宽只有lbit，因此PN码双口RAM的深度可以取系统指标中最大伪码长度 (10230)。伪码缓存结束后FFT计算模块以200MHz的运算速度计算伪码FFT并存入内部缓 存器中，只要系统未完成捕获（过程控制模块没有进入到捕获成功或者捕获失败状态），伪 码FFT的数据就一直存在FFT计算模块内部的缓存器中不被刷新，而且在之后的操作中也 不会重新计算伪码FFT以节省系统运算时间资源。
[0018] DDC下变频模块将直接接收AD采样的8位输入中频信号进行信号下变频，滤波后， 进入下采样模块使原来100MHz的中频采样频率变速到20. 46MHz采样频率。
[0019] 下采样后的信号分两路至乒乓RAM和C0RACC相关累加模块。信号以20. 46MHz采 样频率进入乒乓RAM缓存后以200MHz的速率进入FFT计算模块进行码相位并行搜索。搜 索后得到的相关峰谱进入累加模块进行相干非相干累加后进行捕获判决，得出判决结果和 码相位位置信息。
[0020] 信号以20. 46MHz采样频率进入C0RACC相关累加模块后，与本地伪码进行相关操 作，得到的结果输入到FFT计算模块中进行傅里叶变换操作得到载波多普勒频率信息。以 上整个过程由SCHCTL过程控制模块进行协调，并输出捕获相关结果数据送至DATAPR0数据 处理模块。
[0021] 系统随时对外部跟踪模块输出捕获状态信息，当捕获状态为已捕获时，其它信号 有效。"当前相位"和"相位对齐信号"为两种相位输出方式："当前相位"指示了当前外部 输入信号的相位；"零相位信号"指示了当前外部输入信号在该时刻的相位为0,可以立即 进行跟踪操作。
[0022] 由此实现优化信号传输及运算流程，减少卫星信号捕获过程中的系统资源占有 率，减少延时等待，提高运算速度，提升信号捕获的精准度及稳定性。
【附图说明】
[0023]图1为本发明系统内各模块信号连接图。
[0024] 图2为本发明DDC下变频模块内部结构图。
[0025] 图3为本发明NC0模块结构框图。
[0026] 图4为本发明NC0波形示意图。
[0027] 图5为本发明PNGEN伪码生成模块的结构框图。
[0028] 图6为本发明SRL16e模块结构示意图。
[0029] 图7为本发明基于SRL16e的PNGEN伪码生成模块发生器框图。
[0030] 图8为本发明FFT计算模块内部结构框图。
[0031] 图9为本发明FFT计算模块计算流程图。
[0032]图10为本发明FFT计算模块状态转移图。
[0033] 图11为本发明FFT蝶形运算示意图。
[0034] 图12为本发明四进制蝶形计算示意图。
[0035] 图13为本发明二进制蝶形计算示意图。
[0036] 图14为本发明流水线结构计算示意图。
[0037] 图15为本发明ACC累加模块内部结构框图。
[0038] 图16为本发明自动门限载噪比45dBHz，数据率1000bps时完成累加后相关谱图。
[0039] 图17为本发明自动门限模块内部结构框图。
[0040]图18为本发明捕获判断模块内部结构框图。
[0041] 图19为本发明捕获判断模块捕获门限选取示意图。
[0042] 图20为本发明FFTCARCAL并行载波搜索结果计算模块内部结构框图。
[0043] 图21为本发明SCHCTL过程控制模块流程图。
[0044] 图22为本发明SCHCTL过程控制模块状态转移图。
[0045] 图23为本发明中频频率扫描搜索示意图。
[0046] 图24为本发明FPGA异步复位逻辑。
[0047] 图25为本发明FPGA同步复位逻辑。
【具体实施方式】
[0048] 下面结合附图对本发明的【具体实施方式】做出简要说明。