集成电路扫描单元的替换方法、可偏移扫描单元及集成电路的制作方法
【技术领域】
[0001]本发明有关于集成电路的扫描单元(scan cell)，更具体地，本发明有关于在普通模式(normal mode) /扫描模式(scan mode)中具有不对称偏移(skew)的扫描单元。
【背景技术】
[0002]在集成电路(intergrated circuit, 1C)芯片被制成以后，需要对芯片执行测试以确认芯片是否正常。现在，用于1C芯片的可测试性设计包括使用多个扫描单元以执行1C芯片上的制造测试。
[0003]在1C芯片的设计过程中，在1C芯片的电路设计中插入各种时钟树(clock tree)，并适应性地调整物理摆放位置。然后在电路上执行时钟调整。在设计和插入时钟树的过程中，时钟偏移是一个要重要考虑的问题。电路的所有序列中的逻辑单元(例如存储器和锁存(latch))都需要时钟信号。然而，由于从时钟源到每个逻辑单元的路径不同，时钟信号到达不同逻辑单元的时间也是不同的。这种时间差异也成为时钟偏移。有多种因素导致时钟偏移，包括不同单元之间的路径长度差异、负载数目和大小差异、由芯片上的变化(on-chip variat1n)而导致的差异等等。0CV包括制造技术变化、操作电源变化、环境温度变化等等。
【发明内容】
[0004]有鉴于此，本发明提供一种集成电路扫描单元的替换方法、可偏移扫描单元及集成电路。本发明提供一种集成电路扫描单元的替换方法，该方法包括:获取该集成电路的门级网络列表；在该门级网络列表上执行位置-路线过程以获取第一网络列表；在该第一网络列表上执行时钟树合成过程以获取第二网络列表；执行静态时序分析以分析在普通模式和扫描模式中该第二网络列表的第一扫描单元，其中，该第一扫描单元形成扫描链；以及根据该静态时序分析以第二扫描单元替换该第一扫描单元，其中，该静态时序分析指示该被替换的该第一扫描单元在该扫描模式中具有特定的时间空余；其中，在该第一扫描单元中对称地调整该普通模式的第一偏移和该扫描模式的第二偏移，在该第二扫描单元中不对称地调整该普通模式的第一偏移和该扫描模式的第二偏移。
[0005]本发明再提供一种可偏移扫描单元，包括:输出单元，用于从普通路径接收第一信号且从扫描路径接收第二信号以输出输出信号；至少一第一单元，设置于该普通路径中，用于在普通模式中提供对应于输入信号的该第一信号及在扫描模式中提供具有第一固定逻辑电平的该第一信号；至少一第二单元，设置于该扫描路径中，用于在该扫描模式中提供对应于扫描信号的该第二信号及在该普通模式中提供具有第二固定逻辑电平的该第二信号；第一时序补偿单元，设置于该普通路径中，包括多个时钟缓存以用于在该普通模式中调整该输入信号的第一偏移；以及第二时序补偿单元，设置于该扫描路径中，包括多个时钟缓存以用于在该扫描模式中调整该扫描信号的第二偏移。
[0006]本发明又提供一种可偏移扫描单元，包括:输出单元，用于从普通路径接收第一时钟且从扫描路径接收第二时钟以输出输出时钟；至少一第一单元，设置于该普通路径中，用于根据输入时钟信号和扫描致能信号提供该第一时钟；至少一第二单元，设置于该扫描路径中，用于根据扫描时钟和该扫描致能信号提供该第二时钟；第一时序补偿单元，包括多个时钟缓存以用于在该普通路径中调整该输入时钟的第一偏移；以及第二时序补偿单元，包括多个时钟缓存以用于在该扫描路径中调整该扫描时钟的第二偏移。
[0007]本发明还提供一种集成电路，包括:扫描电路，包括多个可偏移扫描单元，其中，该多个可偏移扫描单元被划为为第一组和第二组；其中，该第一组中的该可偏移扫描单元根据该普通模式中的普通时钟和该扫描模式中的第一扫描时钟提供输出信号，且该第二组中的该可偏移扫描单元根据该普通模式中的该普通时钟和该扫描模式中的第二扫描时钟提供该输出信号。
[0008]本发明提供的集成电路扫描单元的替换方法可有效减少用于1C芯片的测试时间和成本。
【附图说明】
[0009]图1为根据本发明一个实施例1C的扫描单元的替换方法的流程图。
[0010]图2为根据本发明一个实施例的可偏移扫描单元的示意图。
[0011]图3为以可偏移时钟门控扫描单元替换传统时钟门控扫描单元的替换示意图。
[0012]图4A为用于时钟树的传统时钟门控扫描单元的示意图。
[0013]图4B为在时钟树中以可偏移时钟门控扫描单元替换了图4A的传统时钟门控扫描单元的示意图。
[0014]图5为以可偏移多工器扫描单元替换传统多工器扫描单元的替换示意图。
[0015]图6为根据本发明一个实施例图1的步骤的扫描单元交换的流程图。
[0016]图7为第一扫描时钟及第二扫描时钟的相位不意图。
[0017]图8为由可偏差扫描单元替换产生的电力减轻的示意图。
【具体实施方式】
[0018]图1为根据本发明一个实施例1C的扫描单元的替换方法的流程图，其中，由可执行电子设计自动化(electronic design automat1n, EDA)工具的处理器来执行该替换方法。首先，在步骤S110中，获取1C的门级(gate-level)网络列表。一般而目，通过合成1C的硬件描述语言(HDL)来获取门级网络列表且执行DFT的设计来以用于1C的扫描单元替换逻辑单元，其中，扫描单元形成多个扫描链(scan chain)。然后，在步骤S120中，在门级网络列表中执行位置-及-路线(place-and-route)过程以获取替换列表。接着，在步骤S130中，对替换列表执行时钟树合成过程以获取合成网络列表。然后，在步骤S 140中，执行静态时序分析(static timing analysis, STA)以在普通模式(normal mode)和扫描模式(scan mode)中对每个扫描单元执行分析合成网络列表的时序，其中，该扫描单元为传统的扫描单元，且在该传统的扫描单元中可对普通模式的偏移和扫描模式的偏移做不对称的调整。然后，在步骤A150中，根据在步骤S140中获取的STA结果，执行扫描单元交换(swap)过程以用特定扫描单元来替换在扫描模式中具有更长设置时间空余(margin)或较长保持时间空余的扫描单元，以获取交互的网络列表，在此实施例中，该特定扫描单元为可偏移(skewable)扫描单元，且在可偏移扫描单元中对普通模式的便宜和扫描模式的便宜做不对称调整。接下来，在交换网络列表中，扫描链包括对特定的扫描单元做重排序(步骤S160)。例如，将对扫描链中相关单元的位置进行精调(fine-tune)。然后，在步骤S170中，对交换网络列表执行时序优化(timing optimizat1n)过程和保持时间固定(hold-timefixing)过程以获取后网络列表(post-netlist)。由此，完成了用于可偏移扫描单元交换的自动位置-及-路线(automated place-and-route, APR)过程。
[0019]图2为根据本发明一个实施例的可偏移扫描单元200的示意图。可偏移扫描单元200包括输出单元210，其中，该输出单元210根据从普通路径220接收的普通信号Dn及从扫描路径230接收的扫描信号Ds提供输出信号OUT。在可偏移扫描单元200中，普通路径220包括逻辑电路模块240，且扫描路径230包括逻辑电路模块250。在实施例中，逻辑电路模块240包括多个逻辑电路单元245a-245n以用于根据相关输入信号(例如Din、TDin、CK、TCK及TE)提供信号Sn。此外，逻辑电路模块250包括多个逻辑电路单元255a_255n以用于根据相关输入信号提供信号Ss。例如，信号Din是用于可偏移扫描单元200的正常模式中的输入信号，且信号TDin是用于可偏移扫描单元200的正常模式中的测试信号。此夕卜，信号CK是用于可偏移扫描单元200的正常模式中的普通时钟，且信号TCK是用于可偏移扫描单元200的正常模式中的测试时钟。另外，信号TE是用于控制可偏移扫描单元200进入普通模式或扫描模式的控制信号。与传统的扫描单元相比，可偏移扫描单元200更包括设置于普通路径中220中的时序补偿单元260及设置于扫描路径230中时序补偿单元270，其中，时序补偿单元260和时序补偿单元270包括多个时钟缓存(clock buffer)，且该多个时钟缓存的数目分别是根据在该普通模式和该扫描模式中