信号发生器和用于生成信号变化曲线的方法

文档序号:9563436阅读:1161来源:国知局
信号发生器和用于生成信号变化曲线的方法
【技术领域】
[0001]本发明涉及一种根据权利要求1前序部分的信号发生器。另外,本发明涉及一种用于生成信号变化曲线的方法、一种相应的计算机程序以及一种具有这样的程序的机器可读存储介质。
【背景技术】
[0002]通过数模转换器(digital analog converter,DAC)具有模拟输出的所谓任意发生器(arbitrarywaveform generator (任意波形发生器),AWGs)已广为人知。这种装置通常根据直接数字合成(DDS)的基本原理工作,该直接数字合成除了通用的数字信号处理器(DSP)或专用集成电路(applicat1n-specific integrated circuit,ASIC)之外,还可借助于现场可编程门阵列(field programmable gate array,FPGA)实现。
[0003]CN 103176503 A 20130626公开了一种DDS信号发生器及其幅度控制方法。该DDS信号发生器包括主控单元、与该主控单元连接的FPGA模块以及又与该FPGA模块连接的复合DAC,其中,主控单元用来分配幅度补偿系数和参考电压值,以便使幅度补偿系数的位宽与参考电压值的位宽之和能够大于或者等于波形采样点的位宽。FPGA模块在此包括:用来存储波形采样点的波形存储器,用来将波形采样点与幅度补偿系数相乘的数字乘法器,用以获得数字波形参量并将该数字波形参量发送给安装在复合DAC之内的数据DAC。采用信号程序引入控制模块来将参考电压值转换成SPI形式并将其发送给复合DAC之内的放大DACo最后,复合DAC根据放大DAC中的参考电压值将数据DAC中的波形数值转换成模拟值。

【发明内容】

[0004]本发明的出发点是根据独立权利要求的信号发生器、用于生成信号变化曲线的方法、相应的计算机程序以及机器可读的存储介质。
[0005]这种解决方案的优点在于通过使用双端口 RAM公开的可能性,即非常快地生成不同信号形式。为此可使用例如经相应装配的现场可编程门阵列。使用双端口 RAM使得能够,同时对所存储波形执行读和写访问并且因而能够在持续运行中交换各个信号值,而不会在节拍输出(Austakten)波形时影响访问速度并因此整体上影响信号发生器的功能。
[0006]本发明的其它有利构型在从属权利要求中说明。因此可以例如将在可编程更新时刻能调节的频率计数器、以可编程节拍运行的角度表(Winkeluhr)或者信号发生器的外部数据输入端考虑作为用于节拍输出波形的节拍输出源。由于各个波的节拍输出速率的可变化形式,因而对于信号的建模存在其它可能性。
[0007]根据本发明的另一方面,设置多个数字输出端用于数字输出关于可编程阈值的信号变化曲线。这种任意构建的信号因此不仅可由具有其一定速率的数模转换器输出,而且也可以数字形式与可编程阈值有关地输出。
[0008]根据本发明的另一方面,可以设置多个配置和控制寄存器以及双端口 RAM,它们允许借助于存储器直接访问(direct memory access (直接存储器访问),DMA)来配置信号发生器。这种也称作突发访问(Burst-Zugriff)的存储器直接访问允许信号发生器在持续运行中交换双端口 RAM以及配置和控制寄存器的完整内容,由此为随机信号的建模提供了更多了设计自由。
[0009]根据本发明的另一方面,双端口 RAM可以包括至少一个地址,该至少一个地址被分配给至少两个波形。这种方案使得能够显著节约存储器空间,因为不同波形的一致部分不必在双端口 RAM中分开地存储,而是可以通过共用使用存储区域来特别节省空间地管理。短时或永久的偏移可以在此例如用这样的波定义来建模,该波定义包含仅仅一个被重复表达(abspielen)的存储器值。恰好在双端口 RAM模块中受到限制的存储器容量通过这种方式被高效利用。只有基本波形须被存储并以适当方式被表达。
[0010]根据本发明的另一方面,可编程参数描述所述波形,从所述波形中建模所述通道之一。这些参数在可编程更新时刻被同时重新更新。因此,信号发生器能够将多个信号实时地相互组合,并且在定义形成最终信号的基信号时能够基于多种可能性来构造任意信号。[0011 ] 最后,根据本发明的另一方面,每一个波形在可编程激活时刻被激活,并以可编程节拍输出速率被节拍输出,其中所述激活时刻可与节拍输出源有关,并且所述节拍输出速率可以要么与该节拍输出源有关、要么与另一节拍输出源有关。所述方式在任意信号变化曲线的建模时开启了特殊的同步可能性和灵活性。
【附图说明】
[0012]附图中示出了本发明的实施例,并且下面对其进行详细说明。
[0013]图1根据本发明一个方面以16个波和4个同时可允许的活跃波为例示出了通过信号发生器准备初始值。
[0014]图2根据本发明另一方面作为比较示出了仅基于叠加的简化的信号发生器的工作方式。
[0015]图3根据本发明另一方面说明了在双端口 RAM中激活时刻、起始地址和波长之间的关系。
[0016]图4根据本发明另一方面图示了更新时刻配置和寄存器更换。
[0017]图5示出了在选择第零个重启模式时波形的节拍输出。
[0018]图6示出了在选择第一重启模式时波形的节拍输出。
[0019]图7示出了在选择第二重启模式时波形的节拍输出。
[0020]图8示出了在选择第三重启模式时波形的节拍输出。
[0021]图9根据本发明另一方面示出了对信号发生器的配置和控制寄存器以及双端口RAM的存储器直接访问。
【具体实施方式】
[0022]图1以一个灵活变型以16个波形为例图示了对初始值的准备,在所述16个波形中,分别有 4 个波形 Wave#i_DPRAM_Value、Wave#j_DPRAM_Value、Wave#k_DPRAM_Value、Wave#l_DPRAM_ValUe可以分别同时是活跃的。在这里采用信号发生器10,该信号发生器10具有双端口 RAM 11、多个通道(其中出于简化的原因仅绘制示出了一个通道)、和相应于通道的数量的合适数模转换器12。信号发生器10在此优选是以包含存储器和逻辑元件的数字电路的形式实现的,该数字电路由现场可编程门阵列中的可编程逻辑组成并且借助于合适的硬件描述语言一一如超高速集成电路硬件描述语言(VHDL)—一来描述。
[0023]在示出的场景中,双端口 RAM 11以通过所采用的数模转换器12预先给定的时间分辨率存储了总共16个波形。在示出的通道上,从多个波形Wave#i_DPRAM_Value、Wave# j_DPRAM_Value、Wave#k_DPRAM_Value、Wave#l_DPRAM_Value 中建模信号变化曲线。分配给所绘出的通道的数模转换器12以其在结构上预先给定的时间分辨率输出所建模的信号变化曲线。可选的数字输出端13能够借助可编程阈值Digital_Output_Channel_Threshold_Value实现相应的数字输出。
[0024]为把该系统设计成对于使用者来说确定性的,在本实施例中规定,至多四个活跃波形 Wave#i_DPRAM_Value、Wave#j_DPRAM_Value、Wave#k_DPRAM_Value、ffave#l_DPRAM_Value组成通道的最终输出值。在同一时刻有多于四个活跃波形的情况下,如此区分它们的优先级,即仅采用具有最小索引(Index)的四个波形Wave#i_DPRAM_Value、Wave#j_DPRAM_Value、ffave#k_DPRAM_Value,、ffave#l_DPRAM_Value,并且其余波形不予考虑。如活跃波形少于四个,则假设其它活跃波形 Wave#i_DPRAM_Value、Wave#j_DPRAM_Value、ffave#k_DPRAM_Value、ffave#l_DPRAM_Value具有信号值为0。应用者在设计该系统时应当确保,以下情况绝不会出现:即在一时刻有多于4个波形Wave#i_DPRAM_Value、ffave#j_DPRAM_value、Wave#k_DPRAM_Value、ffave#l_DPRAM_Value是活跃的。但是应当理解,可替换的实施方式可以规定活跃波形的另一最大数量,而不会脱离本发明的范围。
[0025]诸如双端口 RAM11中的地址和长度、激活时刻连同相应的参考以及所谓重启模式的可编程参数描述波形 Wave#i_DPRAM_Value、Wave# j_DPRAM_Value、ffave#k_DPRAM_value、ffave#l_DPRAM_Value,从其中建模所示出的通道。为简化起见,图1从这些参数中仅不例性地不出4个现在活
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1