集成电路管脚测试装置的制造方法
【技术领域】
[0001] 本发明涉及集成电路测试领域，特别是涉及一种集成电路管脚测试装置。
【背景技术】
[0002] 通常S0C(System on chip，片上系统或系统级芯片）在客户端量产过程中（SMT/ Assemble)由于ESD(Electrical Static Discharge，静电释放）/EOS(Electrical Over Stress，过度电性应力）原因，使得芯片出现pin to VCC short(接电源端引脚短路)和pin to GND short(接地端引脚短路)现象，导致芯片不能正常工作。由于ESD/E0S的发生具有随 机性和隐蔽性，并且芯片的管脚数目较多，因此在短时间内很难对出现短路的管脚进行定 位，因而也就无法快速定位ESD/E0S场景。因此需要采用第三方0S(0pen/Short)测试仪（即， 管脚开短路测试仪)对芯片的管脚进行测试。但是，传统的0S测试仪，其内部硬件电路结构 非常复杂，并且体积较大，不利于携带，从而不便于进行现场测试。
【发明内容】
[0003] 基于此，有必要针对传统的0S测试仪的内部硬件电路结构复杂导致生产成本较 大，且不利于携带的问题，提供一种集成电路管脚测试装置。
[0004] 为实现本发明目的提供的一种集成电路管脚测试装置，包括主板和扩展板；
[0005] 所述主板上设置有微控制器和恒流源；
[0006] 所述扩展板上设置有复杂可编程逻辑器件和开关模块；
[0007] 所述微控制器的第一输出端与所述复杂可编程逻辑器件的输入端电连接，用于将 接收到的测试指令传送至所述复杂可编程逻辑器件；
[0008] 所述复杂可编程逻辑器件的输出端与所述开关模块的第一输入端电连接;所述开 关模块的第一输出端，适用于电连接被测集成电路中的被测管脚；
[0009] 所述复杂可编程逻辑器件，用于接收所述测试指令后，根据所述测试指令控制所 述开关模块中相应的开关导通；
[0010] 所述微控制器的第二输出端与所述恒流源的输入端电连接;所述恒流源的输出端 电连接所述开关模块的第二输入端；
[0011] 所述微控制器，还用于在接收到所述测试指令后控制所述恒流源通过所述开关模 块中导通的所述开关向所述被测管脚输入相应的测试电流，进行所述被测管脚的测试。
[0012] 在其中一个实施例中，所述主板上还配置有模数转换器；
[0013] 所述模数转换器电连接在所述开关模块的第二输出端与所述微控制器之间，用于 采集并转换所述被测管脚在所述测试电流的驱动下的测试结果信号。
[0014] 在其中一个实施例中，所述恒流源内部集成有用于采集所述模数转换器的工作电 压的电压跟随器。
[0015] 在其中一个实施例中，所述主板上还设置有电源转换电路；
[0016] 所述电源转换电路的输入端，适用于电连接供电电源；
[0017] 所述电源转换电路具有多个输出端;且
[0018] 所述电源转换电路的多个输出端分别与所述微控制器的电压输入端、所述恒流源 的电压输入端和所述开关模块的电压输入端 对应电连接，用于分别向所述微控制器、 所述恒流源和所述开关模块中的开关提供相应的驱动电压。
[0019] 在其中一个实施例中，所述开关模块包括多个开关;且所述开关均为模拟开关。
[0020] 在其中一个实施例中，所述扩展板的个数为四个;每个所述扩展板上均配置一片 所述复杂可编程逻辑器件；
[0021] 所述微控制器的第一输出端与每片所述复杂可编程逻辑器件的输入端均电连接。
[0022] 在其中一个实施例中，所述复杂可编程逻辑器件内部配置有依次电连接的SPI控 制器、译码器、命令数据处理模块和端口控制器；
[0023]所述SPI控制器的输入端作为所述复杂可编程逻辑器件的输入端，与所述微控制 器的第一输出端电连接，用于接收所述微控制器下发的所述测试指令；
[0024] 所述译码器，用于对所述SPI控制器接收到的所述测试指令进行译码处理；
[0025]所述命令数据处理模块，用于对经译码处理后的所述测试指令进行解析，获取所 述测试指令中的测试模式；
[0026] 所述端口控制器的输出端作为所述复杂可编程逻辑器件的输出端，与所述开关模 块的第一输入端电连接，用于根据所述测试指令中测试模式采用相应的开关选择规则，控 制所述开关模块中相应的开关导通。
[0027] 在其中一个实施例中，还包括集成电路测试系统;所述集成电路测试系统包括控 制模块、存储模块、连接通道模块和显示模块；
[0028]所述控制模块分别与所述存储模块和所述显示模块通信连接;且
[0029] 所述控制模块还通过所述连接通道模块与所述微控制器通信连接；
[0030] 所述控制模块，用于接收所述测试指令，并根据所述测试指令由存储模块预先存 储的管脚属性信息中读取相应的被测管脚属性信息，将所述测试指令和所述被测管脚属性 信息通过所述连接通道模块下发至所述微控制器；
[0031] 所述控制模块，还用于通过所述连接通道模块接收所述微控制器返回的所述测试 结果，并将所述测试结果传送至所述显示模块进行显示。
[0032] 在其中一个实施例中，所述集成电路测试系统还包括数据打包模块；
[0033] 所述微控制器内部配置有指令解析模块和指令传送模块；
[0034] 所述数据打包模块与所述控制模块通信连接，用于对所述控制模块即将下发的所 述测试指令进行打包；
[0035] 所述指令解析模块与所述控制模块通信连接，用于接收所述控制模块下发的所述 测试指令，并对所述测试指令进行解析判断所述测试指令是否为有效指令；
[0036] 所述指令传送模块通信连接在所述指令解析模块与所述复杂可编程逻辑器件模 块之间，用于当所述指令解析模块判断出所述测试指令为有效指令时，将所述测试指令传 送至所述复杂可编程逻辑器件；
[0037]所述指令传送模块，还用于当所述指令解析模块判断出所述测试指令为无效指令 时，丢弃所述测试指令，并返回所述指令解析模块。
[0038]在其中一个实施例中，所述集成电路测试系统还包括读写测试结果模块；
[0039] 所述读写测试结果模块与所述控制模块通信连接，用于存储所述控制模块接收到 的所述测试结果。
[0040] 上述集成电路管脚测试装置的有益效果：
[0041] 其通过在主板上设置微控制器和恒流源，并在扩展板上设置复杂可编程逻辑器件 和开关模块，由微控制器接收测试指令，并在接收到测试指令后，将测试指令传送至复杂可 编程逻辑器件中，进而再通过复杂可编程逻辑器件根据接收到的测试指令控制开关模块中 相应的开关导通或断开。同时，微控制器接收到测试指令时，还控制恒流源通过开关模块中 导通的开关向被测集成电路中的被测管脚输入相应的测试电流，以实现对被测集成电路的 管脚测试。其只需要在主板上设置微控制器和恒流源，并在扩展板上设置复杂可编程逻辑 器件和相应的开关模块，即可实现集成电路的管脚测试。硬件电路结构简单，且硬件电路中 的电子器件较少，由此有效减小了测试装置的体积，有利于测试装置的携带。最终有效解决 了传统的0S测试仪的内部硬件电路结构复杂导致体积较大，不利于携带的问题。
【附图说明】
[0042] 图1为本发明的集成电路管脚测试装置的一具体实施例的结构示意图；
[0043] 图2为本发明的集成电路管脚测试装置的一具体实施例中的恒流源的芯片管脚 图；
[0044] 图3为本发明的集成电路管脚测试装置的一具体实施例中的开关模块连接示意 图；
[0045] 图4为本发明的集成电路管脚测试装置的一具体实施例中的复杂可编程逻辑器件 的内部结构示意图；
[0046] 图5为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to GND 模式对应的开关选择规则电路示意图；
[0047]图6为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to VCC 模式对应的开关选择规则电路示意图；
[0048]图7为本发明的集成电路管脚测试装置的一具体实施例中测试模式为Pin to Pin 模式对应的开关选择规则电路示意图；
[0049]图8为本发明的集成电路管脚测试装置的一具体实施例中的集成电路测试系统的 结构示意图；
[0050] 图9为本发明的集成电路管脚测试装置的一具体实施例中的控制模块与微控制器 进行测试指令传输过程的流程图；
[0051] 图10为采用本发明的集成电路管脚测试装置的一具体实施例进行管脚测试时的 显示界面图；
[0052] 图11为采用本发明的集成电路管脚测试装置的一具体实施例进行管脚测试时的 另一显不界面图。
【具体实施方式】
[0053] 为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明作进一步详 细说明。
[0054] 首先，应当说明的是，Ο/S测试指的是在验证失效IC(Integrated Circuit，集成电 路）中，所测的管脚(Pin)与其他的Pin是否有开路或短路的现象。其中，由于为了保护1C中 的管脚，一般在设计时1C中的Pin to VDD和Pin to GND都会各有一个二极管。由此，可通过 对二极管加载一个恒定电流，并测试二极管两端的压降，来判定被测管脚是否为开路或短 路。
[0055]基于上述测试原理，一般情况下，0/S测试会有三种测试模式：
[0056] 第一种为Pin to GND模式。在该测试模式下，被测管脚接零电位，通过在1C的GND (接地端)输入恒定电流(如:+?〇〇μΑ)，测量此时接地端上二极管压降。正常情况下，管压值 为0.2~0.65V。超过此范围则可判定为被