一种板级多芯片jtag链互联的结构及方法
【技术领域】
[0001 ] 本发明涉及JTAG(Joint Test Action Group，联合测试工作组），特别涉及一种板 级多芯片JTAG链互联的结构及方法。
【背景技术】
[0002] JTAG是一种国际标准测试协议（IEEE 1149.1兼容），它用于电路的边界扫描测试 和可编程芯片的在线编程。标准的JTAG接口是4线，包括模式选择线TMS、时钟线TCK、数据输 入线TDI以及数据输出线TD0;有的JTAG接口是5线，除了前述的4线外还包括复位线TRST。 [0003]在目前电子硬件系统中，特别是由多单板组成且功能复杂的电子设备中，每块单 板一般都采用多个高集成度的器件，如微控制器单元(M⑶，Micro Control Unit)、数字信 号处理器（DSP，Digital Signal Processor)、现场可编程门阵列（FPGA，Field Programmable Gate Array)以及复杂可编程逻辑器件（CPLD，Complex Programmable Logic Device)等。这些器件一般都提供单独的JTAG诊断接口，通过采用JTAG诊断接口外接 JTAG控制器，可以方便读取出器件内部的寄存器的状态，对器件进行测试，从而实现器件的 状态诊断。目前，常用的JTAG链的互联结构有各器件单独成链和多器件串联成链两种：
[0004] 各器件单独成链，即每个JTAG器件单独连接一个JTAG接口。这种方法无疑增加了 JTAG接口，不但占用了PCB板的空间，而且使测试工作更加复杂。
[0005] 多器件串联成链，随着电路设计复杂度的增加，要求同一条JTAG链上的器件数量 也不断的增加，JTAG协议允许将多个器件通过JTAG接口串联在一起，形成一个JTAG链，实现 对各个器件的分别测试或编程。JTAG链的常用拓扑结构是采用菊花链的形式，如图1所示。 一般地，将JTAG链上的所有器件的时钟管脚TCK、模式选择管脚TMS和复位管脚TRST等连接 起来，然后从JTAG链上的第一个JTAG器件的数据输出TD0开始连接到第二个JTAG器件的数 据输入TDI，接着从第二个JTAG器件的数据输出TD0连接到第三个JTAG器件的数据输入TDI， 一直到最后一个器件的数据输出TD0接到板上的JTAG插座TDI管脚上。为了便于测试和问题 定位，传统的常用方法会在JTAG链上增加硬件跳线电阻进行对器件之间的隔离，这样通过 不同的跳线电阻组合，可以实现对JTAG链上不同器件的旁路操作。但是这种传统的实现方 式存在以下的几个缺点：（1)目前电子器件的工作电压繁多，单板上的器件很多情况下具有 不同JTAG接口电平的情况，所以必须要考虑接口电平的匹配转换问题。（2)硬件跳线电阻的 隔离方式，每次旁路有关器件时必须要手动对相应的跳线电阻进行焊接，问题定位后必须 要手动复原，这样为后期的维护带来很大的不便。（3)随着JTAG链上器件的不断增多，链长 越长，其连接和加载的速度会降低，特别是对于生产测试当中需要边界扫描测试的情况，此 种成链方式会大大影响生产的效率。总体来说，上述的JTAG成链方式欠缺灵活性，不便于生 产和设计维护工作。
【发明内容】
[0006] 本发明的目的在于克服现有技术的缺点与不足，提供一种板级多芯片JTAG链互联 的结构，通过该结构提高了板卡测试和生产维护的效率。
[0007]本发明的另一目的在于提供一种板级多芯片JTAG链互联的方法。
[0008]本发明的第一目的通过下述技术方案实现一种板级多芯片JTAG链互联的结构，包 括JTAG接头和一个以上JTAG器件，还包括复杂可编程逻辑器件（CPLD，Complex Programmable Logic Device)、数据分配器和选择开关；
[0009]所述JTAG接头的TMS管脚、TCK管脚、TDI管脚和TD0管脚分别对应连接数据分配器 的数据输入端;其中JTAG接头的TMS管脚连接的数据分配器数据输入端对应两个数据输出 端分别对应连接CPLD的10端口和TMS管脚，JTAG接头的TCK管脚连接的数据分配器数据输入 端对应两个数据输出端分别对应连接CPLD的10端口和TCK管脚;JTAG接头的TDI管脚连接的 数据分配器数据输入端对应两个数据输出端分别对应连接CPLD的10端口和TDI管脚;JTAG 接头的TD0管脚连接的数据分配器数据输入端对应两个数据输出端分别对应连接CPLD件的 10端口和TD0管脚；
[0010]所述数据分配器的地址信号输入端和CPLD的10端口分别连接有选择开关;JTAG器 件的TMS管脚、TCK管脚、TDI管脚和TD0管脚分别对应连接CPLD的10端口。
[0011]优选的，所述数据分配器为多路分配器，包括四个数据输入端，分别为第一数据输 入端、第二数据输入端、第三数据输入端和第四数据输入端，其中每个数据输入端对应两个 数据输出端；
[0012]所述JTAG接头的TMS管脚、TCK管脚、TDI管脚和TD0管脚分别对应连接数据分配器 的第一数据输入端、第二数据输入端、第三数据输入端和第四数据输入端;第一数据输入端 对应的两个数据输出端分别对应连接CPLD的10端口和TMS管脚;第二数据输入端对应的两 个数据输出端分别对应连接CPLD的10端口和TCK管脚;第三数据输入端对应的两个数据输 出端分别对应连接CPLD的10端口和TDI管脚;第四数据输入端对应的两个数据输出端分别 对应连接CPLD的10端口和TD0管脚。
[0013] 更进一步的，所述数据分配器为74CBTLV3257芯片；其中74CBTLV3257芯片的1A管 脚、2A管脚、3A管脚和4A管脚分别对应为数据分配器的第一数据输入端、第二数据输入端、 第三数据输入端和第四数据输入端，即分别与JTAG接头的TMS管脚、TCK管脚、TDI管脚和TD0 管脚对应连接;74CBTLV3257芯片的1B1管脚和1B2管脚为1A管脚对应的两个数据输出端，分 别对应连接CPLD的10端口和TMS管脚;74CBTLV3257芯片的2B1管脚和2B2管脚为2A管脚对应 的两个数据输出端，分别对应连接CPLD的10端口和TCK管脚;74CBTLV3257芯片的3B1管脚和 3B2管脚为3A管脚对应的两个数据输出端，分别对应连接CPLD的10端口和TD0管脚； 74CBTLV3257芯片的4B1管脚和4B2管脚为4A管脚对应的两个数据输出端，分别对应连接 CPLD的10端口和TD0管脚；74CBTLV3257芯片的0E端接低电平，74CBTLV3257芯片的S端即地 址信号输入端连接选择开关，通过选择开关输入高电平或低电平信号。
[0014] 优选的，所述选择开关包括N位开关，选择开关的每位开关的一端通过电阻连接直 流电源，另一端接地;选择开关其中1位开关的一端连接数据分配器的地址信号输入端，通 过选择开关输入高电平或低电平信号至数据分配器的地址信号输入端，控制数据分配器数 据输入端对应的数据分配到相应的数据输出端上;选择开关的其他N-1位开关的一端分别 连接CPLD的N-1个10端口，通过选择开关输入高电平或低电平信号至CPLD的N-1个10端口。
[0015] 更进一步的，所述选择开关为拨码开关。
[0016] 更进一步的，所述N为5,即所述选择开关包括5位开关，其中1位开关的一端连接数 据分配器的地址信号输入端，其他4位开关的一端分别连接CPLD的4个10端口。
[0017] 本发明的第二目的通过下述技术方案实现:一种基于权上述所述板级多芯片JTAG 链互联的结构实现的板级多芯片JTAG链互联的方法，步骤如下：
[0018] S1、控制选择开关输入至数据分配器地址信号输入端的电平信号，JTAG接头的TMS 管脚、TCK管脚、TDI管脚和TD0管脚通过数据分配器分别对应与CPLD的TMS管脚、TCK管脚、 TDI管脚和TD0管脚接通，JTAG接头上的信号通过多路分配器接入到CPLD的JTAG接口上； [0019] S2、通过JTAG接头对CPLD进行编程下载操作，CPLD通过JTAG接口下载预编制好的 逻辑程序；
[0020] S3、控制选择开关输入至数据分配器地址信号输入端的电平信号，JTAG接头的TMS 管脚、TCK管脚、TDI管脚和TD0管脚通过数据分配器分别对应与CPLD的10端口接通；同时控 制选择开关输入至CPLD的10端口上的电平信号，CPLD根据选择开关输入至其10端口的电平 信号控制相应JTAG器件串入到JTAG链上；
[0021] S4、JTAG接头通过多路分配器将TMS信号、TCK信号和TDI信号分布接入到CPLD对应