一种应用于盖革模式apd探测器的有源淬火电路的制作方法
【技术领域】
[0001]本发明属于激光探测读出电路领域，特别涉及一种应用于盖革模式APD探测器的 有源淬火电路。
【背景技术】
[0002] 1953年，K.G.麦克凯和K.B.麦卡菲发现了锗硅光电流的倍增现象。十几年之后， 1965年，第一个雪崩光电二极管(Avalanche Photo Diode，APD)问世。这种光电器件有着不 同于其它光电器件的优良特性。在超过雪崩电压VB的反偏电压偏置下，它具备响应单个光 子的能力，有着极高的探测灵敏度。Aro是基于内光电效应且具有内部高增益的光电检测器 件，通过光生载流子在高电场作用下形成雪崩效应，从而获得宏观的光电流，是近年来最具 发展前景的光电探测器件。
[0003] 但过高的灵敏度也为APD的应用带来了很多问题，其中最主要的问题之一就是随 之而来的大雪崩电流。APD探测器的响应电流很大，一般在毫安级，而且这种雪崩是自持式 的，即只要在偏置在反偏高压下，APD探测器产生的雪崩效应就能够一直持续下去，使得雪 崩电流不断增大，最后由于电流热效应使得AH)探测器本身永久性烧坏，甚至对后端电路产 生破坏。另外，在有光照条件下，应用于单光子计数的APD器件会产生后脉冲效应(After-pulsing)， 即由于 AH) 器件材料本身的陷阱和缺陷造成的一部分光电子被陷阱捕获后，在计 数完成后再被陷阱释放而造成的伪计数。以上这两种情况都会使AH)在应用中的性能下降。 目前，在APD探测器活跃的几大领域中，包括激光3-D成像、量子通信、生物荧光和医疗等领 域，解决Aro探测器的大雪崩电流和后脉冲效应，都是Aro探测器应用上的重难点问题。
[0004] 若要降低APD探测器的雪崩电流和后脉冲效应，就要对APD探测器进行淬火，即在 APD探测器对我们感兴趣的光子信号响应后，降低Aro探测器两端的偏置电压，使其低于雪 崩电压vB，从而使Aro探测器不具备再次发生雪崩的能力，直到下一次探测前再将两端电压 复位到雪崩电压V B以上。目前，一般将APD探测器的淬火技术分为三种，即无源淬火 (Passive Quenching)、有源淬火(Active Quenching)和门控模式(Gate Mode)。
[0005] 图1是无源淬火电路(Passive Quenching Circuit)示意图。其中，AH)探测器的阴 极与反偏电压VB+M相连，阳极与淬火电阻Rs的一端相连，淬火电阻的另一端与地相连。当有 光子照射时，APD探测器产生一个很大的雪崩电流，流经电阻R s使得APD探测器的阳极电压 升高，降低了APD探测器两极间的电压差，实现了对APD探测器的淬火。在被动淬火模式下， APD探测器的复位时间主要由淬火电阻RjPAPD探测器本身的电容以及电路的分布电容决 定。无源淬火电路的缺点在于Rs的阻值需要很大才能将雪崩过程猝灭，而且目前的CMOS工 艺很难将电阻的阻值做得很精确，同时APD探测器的复位时间一般在几百纳秒，极大地限制 了探测器的探测速率，因此无源淬火电路一般应用于对探测速率要求不高的场合。
[0006] 图2是门控模式电路(Gate Mode Circuit)示意图。APD探测器的阴极与电阻Rl的 下端相连，电阻Rl的上端与电压VA相连，且该电压V A通常低于雪崩电压V^Aro探测器的阴极 还与电容cg的右极板相连，电容cg的左极板与脉冲电压源的正端相连，脉冲电压源的负端与 地相连。APD探测器的阳极与电阻Rs的上端相连，电阻Rs的下端与地相连。无光照时，脉冲电 压源输出电压为〇，ΑΗ)探测器的两极偏置电压低于雪崩电压Vb，APD探测器不工作；有光照 时，脉冲电压源同时输出一个高压门脉冲V g，并通过电容Cg耦合到APD探测器的阴极，使得 APD探测器的两极偏置电压高于雪崩电压Vb，AH)探测器处于工作状态。门控模式可以很好 地解决大雪崩电流和后脉冲的问题，但是前提是光子到达的时间已知，因此这种电路结构 只适用于机载平台的俯照式探测，而对于光子到达随机的前照式探测无法使用，无法实现 连续随机探测。
【发明内容】
[0007] 针对现有技术，本发明提出了一种专用于工作在盖革模式下APD探测器的有源淬 火电路(AQC)，采用反馈结构实现了对Aro探测器的亚纳秒级主动淬火和快速复位，并实现 了hold-off时间可调，整体电路结构简单紧凑，面积很小，为实现像素级APD探测器的快速 淬火和复位、延长AH)器件的使用寿命提供了一种高效可行的方案。
[0008] 为了解决上述技术问题，本发明提出的一种应用于盖革模式APD探测器的有源淬 火电路，包括nmo s 管Mi、nmo s 管 M2、pmo s 管M3、nmo s 管M4、pmo s 管Ms、pmo s 管 M6、nmo s 管M7、nmo s 管M8、电容&、反相器Invl、反相器Inv2和与非门NAND;各器件之间的连接关系如下：
[0009] 所述nmos管施的漏极与Aro探测器的阳极相连，所述Aro探测器的阴极与反偏高压 Vb+θχ相连，所述nmos管Μι的漏极还连接至自身的栅极，所述nmos管Μι的源极与所述nmos管M2 的漏极相连，所述nmo s管M2的栅极与所述反相器I n v 1的输出端Vs相连，所述nmo s管M2的源极 与地相连;所述pmos管M3的源极与外供APD的雪崩电压Vb相连，所述pmos管M3的栅极与所述 反相器Invl的输出端V s相连，所述nmos管Μι的栅极、反相器Invl的输入端V134和nmos管M4的 漏极相连并联于所述pmos管M 3的漏极，所述nmos管M4的栅极与所述与非门NAND的输出端 Vreset相连，所述nmos管M4的漏极与地相连;所述pmos管M5的源极与电源电压Vdd相连，所述 pmos管M5的栅极是电路的控制端Vhoid-off，所述pmos管M5的漏极与所述pmos管M6的源极相连， 所述反相器Invl的输出端V s和所述nmos管M7的栅极并联于所述pmos管M6的栅极，所述nmos 管M7的漏极、nmos管Ms的漏极、电容Ci的上极板、反相器Inv2的输入端Vc；ap并联于所述pmos管 M6的漏极，所述nmo s管M7的源极与地相连;所述nmo s管Ms的源极与所述电容Ci的下极板、地 相连，所述nmos管M8的栅极是电路的输入信号端VC;所述反相器Inv2的输出端V 3与所述与非 门NAND的第一个输入端相连，所述与非门NAND的第二个输入端是电路的输入信号端RST，所 述与非门NAND的输出端V re3sert与所述nmo s管M4的栅极相连。
[0010] 进一步讲，
[0011 ]所述 nmos 管 Μι 和 nmos 管 M2 的宽长比分别为 lum/0 · 18um、0 · 66um/0 · 18um。
[0012] 所述nmos管]\14的宽长比均大于所述nmo sMi、nmo s管M2和pmos管M3的宽长比。
[0013]所述 pmos 管]\15的宽长比为 2um/0 · 18um。
[0014] 所述pmos管M6的宽为宽长比为0.7um/0.18um。
[0015] 所述反相器Inv2是低阈值电压的反相器，其阈值电压低于900mV，在700mV~800mV 之间。
[0016] 与现有技术相比，本发明的有益效果是：
[0017] 本发明的有源淬火电路能够对工作在盖革模式下的Aro探测器或者Aro阵列实现 快速高效的淬火。它的淬火时间在亚纳秒级;hold-off时间最大为5ns，且根据实际情况可 自行调节;复位时间只有几十皮秒，几乎可以忽略不计。整体电路结构紧凑，面积小、功耗 低、速度快，适用于单个或像素级APD探测器的淬火，为APD探测器实现随机连续性探测、延 长器件使用寿命提供了可靠保障。
【附图说明】
[0018] 图1是无源淬火电路(Passive Quenching Circuit)示意图；
[0019] 图2是门控模式电路(Gate Mode Circuit)示意图；
[0020] 图3是本发明有源淬火电路图。
【具体实施方式】
[0021] 下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体 实施例仅对本发明进行解释说明，并不用以限制本发明。
[0022] 相对于无源淬火电路和门控模式电路，有源淬火电路通用性更强。一般情况下，其 设计思路是将雪崩电流转换为雪崩电压信号，并通过反馈结构使得Aro探测器两极间的偏 置电压低于雪崩电压V B，实现对Aro探测器的淬火。同时，雪崩电压信号会开启后面的hold-off 电路对 Aro 探测器进行延时处理，以保证被陷阱捕获的光电子能在这段延时内被陷阱释 放并湮灭，从而降低后脉冲效应。延时结束后，再自动对Aro探测器复位，以等待下一次光子 事件的到来。
[0023] 如图3所示是本发明提出的一种应用于盖革模式Aro探测器的有源淬火