检测电路的制作方法
【专利摘要】检测电路，避免了检测电路在电源刚刚起动后的误检测。作为解决手段，检测电路具有：设于电压输入端子与电压输出端子之间的输出晶体管、以及对与电压输出端子连接的负载的开路进行检测的负载开路检测电路，负载开路检测电路的输出电路具有第1晶体管和第2晶体管串联连接的结构，该第1晶体管与输出晶体管共栅连接，该第2晶体管的栅极被输入表示检测出负载开路的信号，第1晶体管构成为在输出晶体管截止时截止。
【专利说明】
检测电路
技术领域
[0001]本发明涉及对所连接的负载的开路进行检测的检测电路。
【背景技术】
[0002]图6是以往的检测电路。以往的检测电路具有电压输入端子401、电压输出端子40 2、输出晶体管40 3、控制电路404、检测与电压输出端子40 2连接的负载的开路的负载开路检测电路405、以及负载开路检测电路405的输出端子406。
[0003]控制电路404对输出晶体管403进行导通/截止控制。负载开路检测电路405在检测出与电压输出端子402连接的负载的开路时，对输出端子406输出检测信号。
[0004]在负载开路检测电路405中，为了检测与电压输出端子402连接的负载的开路，常常使用监视输出晶体管403的电流的方法。例如，在电压输入端子401与输出晶体管403之间设置电阻410，利用其两端产生的电压进行判定。在与电压输出端子402连接的负载的开路状态下，输出晶体管403中应该不会流过电流，因此如上述那样检测与电压输出端子402连接的负载的开路。
[0005]专利文献I:日本特开平6 — 289087号公报
[0006]输出晶体管403为了对应于与电压输出端子402连接的负载而流过较大电流，元件尺寸较大、输入电容也较大。为了对输出晶体管403的较大的输入电容进行充电/放电而进行导通/截止控制，在物理意义上需要时间，因此输出晶体管403难以在检测电路的电源起动时立即成为导通状态。因此，在检测电路的电源刚刚起动后，输出晶体管403示出截止状态，尽管实际上并未成为负载的开路状态，但电阻410中不产生电压。
[0007]因此，在图6所示的以往的检测电路中，存在在检测电路的电源刚刚起动后，电阻410中产生的电压较小而被负载开路检测电路405误判定的问题。
【发明内容】
[0008]本发明正是为了消除以上那样的问题而提出的，提供一种避免了在检测电路的电源刚刚起动后的误检测的检测电路。
[0009]为了解决以往的问题，本发明的检测电路如下这样构成。
[0010]检测电路具有:设于电压输入端子和电压输出端子之间的输出晶体管、以及对与电压输出端子连接的负载的开路进行检测的负载开路检测电路，负载开路检测电路的输出电路具有第I晶体管与第2晶体管串联连接的结构，该第I晶体管与输出晶体管共栅连接，该第2晶体管的栅极被输入表示检测出负载开路的信号，第I晶体管构成为在输出晶体管截止时截止。
[0011]根据本发明的检测电路，能够提供避免了电源刚刚起动后的误检测的检测电路。
【附图说明】
[0012]图1是示出本实施方式的检测电路的说明图。
[0013]图2是示出本实施方式的检测电路的另一例的说明图。
[0014]图3是示出本实施方式的检测电路的另一例的说明图。
[0015]图4是示出本实施方式的检测电路的另一例的说明图。
[0016]图5是示出本实施方式的检测电路的电压电路的一例的说明图。
[0017]图6是示出以往的检测电路的说明图。
[0018]标号说明
[0019]101、102、301:电压源；103:比较器；106、107:电流源；302:放大器;404:控制电路;405:负载开路检测电路。
【具体实施方式】
[0020]以下，参照附图对本实施方式进行说明。
[0021]图1是示出本实施方式的检测电路的说明图。
[0022]本实施方式的检测电路具有电压输入端子401、电压输出端子402、连接在电压输入端子401与电压输出端子402之间的输出晶体管403、控制电路404、负载开路检测电路405、负载开路检测电路405的输出端子406以及电阻410。负载开路检测电路405对与电压输出端子402连接的负载的开路进行检测。电阻410为了监视输出晶体管403的电流，产生与该电流对应的电压。
[0023]负载开路检测电路405具有电压电路101、电压源102、比较器103、晶体管104、晶体管105和电流源106。电压电路101产生基于在电阻410的两端产生的电压的VSS基准的电压VSIG。电压源102产生基准电压VREF。比较器103对电压VSIG与基准电压VREF进行比较，控制晶体管104的导通/截止。晶体管105和输出晶体管403被共栅连接，且晶体管105与晶体管104串联连接。电流源106与串联连接的晶体管104和105串联连接，其连接点与输出端子406连接。晶体管104、105和电流源106构成负载开路检测电路405的输出电路。
[0024]图5是示出电压电路1I的一例的电路图。图5所示的电压电路1I具有输入端子300和301、放大器302、电阻304和305、晶体管303及输出端子306。输入端子300与电阻410的电压输入端子401侧的端子连接。输入端子301与电阻410的另一个端子连接。
[0025]电压电路101将对以电压输入端子401的电压为基准的电阻410两端的电压按电阻比倍增后的电压，作为VSS基准的电压VSIG输出至端子306。
[0026]此外，电压电路101只要是产生基于在电阻410的两端产生的电压的VSS基准的电压VSIG的结构即可，并不限定于该电路。
[0027]接着，对本实施方式的检测电路的动作进行说明。控制电路404对输出晶体管403进行导通/截止控制。负载开路检测电路405在检测到与电压输出端子402连接的负载的开路时，将检出信号(高电平)输出至输出端子406。在电阻410中产生的电压基于输出晶体管403的电流，因此在与电压输出端子402连接的负载的开路状态下，输出晶体管403中应该不会流过电流，因此通过判定电阻410中产生的电压在某一数值以下而检出负载的开路。
[0028]电压VSIG基于电阻410中产生的电压，因此当电阻410中产生的电压较小时变小。因此，在与电压输出端子402连接的负载的开路状态下，电压VSIG变小。比较器103在判定为VSIG < VREF时，对晶体管104进行导通控制。
[0029]关于输出晶体管403，由于为了使较大电流流过，元件尺寸较大、输入电容也较大，因此在检测电路的电源起动时不立即导通。在此，晶体管105与输出晶体管403同样地，被设定为在检测电路的电源起动时成为截止状态。即，在检测电路的电源起动时且输出晶体管403为截止状态时，晶体管105也截止，因此，即使通过比较器103的输出使晶体管104导通，也不对负载开路检测电路405的输出端子406输出检出信号。
[0030]如以上说明的那样，根据本实施方式的检测电路，能够提供避免了检测电路在电源刚刚起动后的误检测的检测电路。
[0031]此外，当然晶体管105只要在检测电路的电源刚刚起动后根据控制电路404的控制信号进行与输出晶体管403相同的动作即可，其结构和特性不受限定。例如，晶体管105与输出晶体管403的种类相同，且具有相同阈值。
[0032]此外，将晶体管105设为单一的晶体管，但也可以是，在晶体管105的源极插入连接了二极管的晶体管或者设为达林顿连接的结构，由此使晶体管105的阈值高于输出晶体管403。
[0033]此外，晶体管105不必一定与输出晶体管403共栅连接，两者之间也可以介入有电平转换(voltage level shift)级。电平转换级例如可以由源极跟随器放大级构成。在该情况下可以明了，与输出晶体管403相比，晶体管105的栅源电压的大小变小，因此能够更加可靠地避免误检测。
[0034]在此，图1的检测电路在控制电路404使输出晶体管403截止时，无法输出表示负载的开路状态的信号。例如，在负载开路检测电路405检测出负载的开路时，有时周围温度升高，从而控制电路404对输出晶体管403进行截止控制。
[0035]图2是示出本实施方式的检测电路的另一例的说明图。与图1的不同点在于，新具有了与晶体管105并联的、由控制电路404控制的晶体管110。控制电路404例如根据上述那样的状态，使晶体管110导通，由此能够使晶体管105无效化，因此，即使输出晶体管403处于截止状态，也能够向负载开路检测电路405的输出端子406输出检出信号。
[0036]图3是示出本实施方式的检测电路的另一例的说明图。与图1的检测电路的不同之处在于，负载开路检测电路40 5的输出电路由串联连接的晶体管104和电流源106、串联连接的晶体管1 5和电流源1 7、和“与”电路2 OI构成。这样的结构也能够得到与图1的检测电路同样的效果。
[0037]此外，可以明了，只要涉及由强制固定了输出的逻辑门或其组合构成电路的条件，例如由使用了 “或”电路的适当的电路构成电路，也具有同样的效果。
[0038]图4是示出本实施方式的检测电路的另一例的说明图。与图2的电路同样，是将晶体管202与晶体管105并联设置的电路，能够得到与图2的电路同样的效果。
[0039]此外，负载开路检测电路405按照图1至图4所示的电路进行了说明，但这仅是一例，只要能够得到同样的效果，则并不限定实施方式。
[0040]在以上的说明中，为了方便将各输出的电平按照高电平和低电平进行了规定，但并不需要特别限定。
【主权项】
1.一种检测电路，其具有电压输入端子、电压输出端子、设于所述电压输入端子和所述电压输出端子之间的输出晶体管、控制所述输出晶体管的控制电路、对与所述电压输出端子连接的负载的开路进行检测的负载开路检测电路，所述检测电路的特征在于， 所述负载开路检测电路的输出电路具有第I晶体管与第2晶体管串联连接的结构，该第I晶体管与所述输出晶体管共栅连接，该第2晶体管的栅极被输入表示检测出负载开路的信号， 所述第I晶体管在所述输出晶体管截止时截止。2.根据权利要求1所述的检测电路，其特征在于， 所述第I晶体管是与所述输出晶体管种类相同且具有相同阈值或更高阈值的晶体管。3.根据权利要求1所述的检测电路，其特征在于， 所述输出晶体管的栅极与所述第I晶体管的栅极经由电平转换级而连接。4.根据权利要求3所述的检测电路，其特征在于， 所述电平转换级是源极跟随器放大级。5.根据权利要求1?4中的任意一项所述的检测电路，其特征在于， 该检测电路具有与所述第I晶体管并联且由所述控制电路控制的第3晶体管。
【文档编号】G01R31/02GK105823955SQ201610041474
【公开日】2016年8月3日
【申请日】2016年1月21日
【发明人】杉浦正, 杉浦正一, 五十岚敦史
【申请人】精工半导体有限公司