集成电路后端工艺波动检测电路以及检测方法

文档序号:10487421阅读:949来源:国知局
集成电路后端工艺波动检测电路以及检测方法
【专利摘要】本发明提供一种集成电路后端工艺(BEOL)波动检测电路以及检测方法,属于集成电路的工艺波动的检测表征技术领域。所述BEOL波动检测电路,包括:包括环形振荡器以及流控MOS管的压控振荡器;包括多个测试单元测试单元阵列;第一开关单元,其设置于测试单元测试单元的等效负载电阻R与流控MOS管的栅端之间;以及第二开关单元,其设置于测试单元测试单元的等效负载电容C与压控振荡器的输出端之间。该BEOL波动检测电路可以分别独立地检测BEOL的电阻波动和电容波动,易于区分地检测随机波动和系统波动,BEOL波动检测和表征更加有效准确。
【专利说明】
集成电路后端工艺波动检测电路以及检测方法
技术领域
[0001] 本发明属于集成电路的工艺波动的检测表征技术领域,涉及使用压控振荡器检测 集成电路的后端工艺波动的检测电路以及检测方法。
【背景技术】
[0002] 随着超大规模集成电路(IC)特征尺寸的不断缩小,微电子技术的发展模式逐渐 逼近材料、技术、器件以及其他宏观物理规律的适用极限,集成电路的发展面临许多前所未 有的巨大挑战;其中一个重要挑战就是,IC制造过程中的工艺波动问题随着特征尺寸的不 断缩小而日益加剧,IC工艺波动对芯片的性能影响越来越不可忽略。
[0003] 工艺波动主要是指,由于工艺过程中的各个步骤在时间和空间上的差异性,导致 晶圆上的裸片(Die)和裸片之间、甚至器件和器件之间存在的尺寸不同。随着IC的特征尺 寸的减小,工艺波动对芯片的性能影响越来越不可忽略。因此,评估工艺波动大小变得非常 重要,而评估工艺波动的必要途径是通过测试实现。
[0004] 通常地,在IC制造中,工艺波动根据其位置相关性又可以分为全局/系统 (Global/Systematic)工艺波动和局部/随机(Local/Random)工艺波动。从统计的角度 看,系统波动使分布平移,主要影响均值μ,而随机波动主要影响标准差σ。
[0005] 另外,在半导体制造中,通常以器件接触孔(Contact)制备为界,之前的各项工序 叫做前端工艺(Front End of Line,简称FE0L),之后的叫做后端工艺(Back End of Line, 简称BE0L)。FEOL主要完成器件的制备,BEOL主要完成互连线的制备。因此,根据工艺制 程分,工艺波动又可分为前端(FEOL)波动和后端(BEOL)波动。前端波动的重要表现是MOS 管阈值电压(Vth)的波动,而后端波动主要重要表现是引起互连线的寄生电容(C)的波动和 电阻(R)的波动,整体表现为RC波动。
[0006] 因此,具体地,可以把同一个裸片内非常靠近的互连线之间的RC波动定义为 Random BEOL波动,把各个裸片内RC分布的均值μ之间的波动定义为Systematic BEOL 波动,而一块晶圆(Wafer)上总体的RC BEOL波动主要是Systematic BEOL波动和Random BEOL波动的叠加。
[0007] 随着芯片集成度的不断提高,后端结构中的后端互连线的寄生RC引起的时间延 迟已经超越前端结构中的器件的门延迟,BEOL波动在整体工艺波动中所占比重日益增大, 其成为限制高速、高密度集成电路及SOC发展的主要因素。因此,后端结构的R、C波动对芯 片的性能、功耗和良率会产生很大的影响,准确、有效地检测和表征后端工艺波动具有非常 重要的意义。

【发明内容】

[0008] 本发明的目的之一在于,更准确有效地检测集成电路的BEOL波动。
[0009] 本发明的还一目的在于,实现对集成电路的BEOL波动的电阻波动和电容波动的 单独检测。
[0010] 为实现以上目的或者其他目的,本发明提供以下技术方案。
[0011] 按照本发明的一方面,提供一种集成电路后端工艺波动检测电路,包括:
[0012] 压控振荡器,其包括环形振荡器以及流控MOS管,所述环形振荡器的环路中设置 偶数级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控MOS管的栅端 的电压以使其工作于亚阈值区、进而控制流经与该流控MOS管串联连接的电流驱动型CMOS 反相器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频 率;
[0013] 该检测电路还包括:
[0014] 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元包 括集成在一起形成的:
[0015] 反映所述集成电路后端工艺波动中的至少部分电阻波动的等效负载电阻R,以及
[0016] 反映所述集成电路后端工艺波动中的至少部分电容波动的等效负载电容C ;
[0017] 第一开关单元,其设置于等效负载电阻R与所述流控MOS管的栅端之间;以及
[0018] 第二开关单元,其设置于等效负载电容C与所述压控振荡器的输出端之间;
[0019] 其中,在所述第一开关单元接通、第二开关单元断开时,所述等效负载电阻R通过 耦接所述流控MOS管的栅端来影响所述压控振荡器的频率输出,从而可操作地单独地检测 所述电阻波动;
[0020] 在所述第二开关单元接通、第一开关单元断开时,所述等效负载电容C成为所述 电流驱动型CMOS反相器的负载电容并影响所述压控振荡器的频率输出,从而可操作地单 独地检测所述电容波动。
[0021] 根据本发明一实施例的集成电路后端工艺波动检测电路,其中,还包括:与所述第 一开关单元串联耦接在一起的分压电阻(RO)和第三开关单元(SI);其中,在所述第一开关 单元接通、第二开关单元断开时,所述第三开关单元接通以使所述分压电阻和所述等效负 载电阻R形成串联的通路。
[0022] 可选地,所述分压电阻为可变电阻。
[0023] 其中,所述流控MOS管耦接于所述第一开关单元和所述分压电阻之间。
[0024] 根据本发明一实施例的集成电路后端工艺波动检测电路,其中,还包括:第四开关 单元(S4),该第四开关单元(S4)的第一端耦接于所述第二开关单元和所述等效负载电容 C之间,该第四开关单元(S4)的第一端用于接入外部输入信号;其中,在所述第二开关单 元断开时,所述第四开关单元(S4)接通,在所述第二开关单元接通时,所述第四开关单元 (S4)断开。
[0025] 具体地,所述压控振荡器的输出端设置有分频器。
[0026] 根据本发明又一实施例的集成电路后端工艺波动检测电路,其中,还包括:
[0027] 对应所述等效负载电阻R设置的第一多路选择器(137, 207);以及
[0028] 对应所述等效负载电容C设置的第二多路选择器(153, 212);
[0029] 其中,所述第一多路选择器用于根据输入的地址信号选中相应的测试单元的等效 负载电阻R,所述第二多路选择器用于根据输入的地址信号选中相应的测试单元的等效负 载电容C。
[0030] 根据本发明还一实施例的集成电路后端工艺波动检测电路,其中,所述测试单元 包括设置在后端互连结构的同一金属层中的第一测试电极结构和第二测试电极结构,其 中,所述第一测试电极结构可操作地耦接所述第一开关单元,所述第二测试电极结构可操 作地耦接所述第二开关单元。
[0031] 具体地,所述第一测试电极结构为蛇形电阻,所述第二测试电极结构为插指极 板;
[0032] 其中,所述插指极板包括环绕电极部分和插指电极部分,所述环绕电极部分包围 所述蛇形电阻,所述插指电极部分从所述环绕电极部分朝里延伸并插置于所述蛇形电阻的 弓形间隙之间。
[0033] 可选地,所述蛇形电阻的用形成弓形的横向部分以及所述插指电极部分之间等间 距的排布。
[0034] 根据本发明再一实施例的集成电路后端工艺波动检测电路,其中,所述测试单元 包括分别设置在后端互连结构的不同金属层的第一测试电极结构和第二测试电极结构,其 中,所述第一测试电极结构可操作地耦接所述第一开关单元,所述第二测试电极结构可操 作地耦接所述第二开关单元。
[0035] 在一实例中,所述第一测试电极结构为蛇形电阻,所述第二测试电极结构为梳状 电极;
[0036] 其中,所述梳状电极对应设置在所述蛇形电阻的上方/下方,所述梳状电极包括 横置电极部分和多个纵向电极部分,所述多个纵向电极部分基本垂直所述蛇形电阻的用于 形成弓形的横向部分。
[0037] 可选地,所述蛇形电阻的用于形成弓形的横向部分等间距地布置,所述梳状电极 的多个纵向电极部分等间距地布置。
[0038] 在又一实例中,所述第一测试电极结构为蛇形电阻,所述第二测试电极结构为板 状电极;
[0039] 其中,所述板状电极对应设置在所述蛇形电阻的上方/下方。
[0040] 具体地,其特征在于,所述蛇形电阻的第一端可操作地耦接所述第一开关单元,所 述蛇形电阻的第二端耦接一个或多个外部输入信号。
[0041 ] 在之前所述任一实施例的集成电路后端工艺波动检测电路中,所述第一开关单元 (S2)、第三开关单元(SI)和第四开关单元(S4)断开、所述第二开关单元(S3)接通时,所述 检测电路用来检测所述测试单元的等效负载电容C的相对随机波动。
[0042] 在之前所述任一实施例的集成电路后端工艺波动检测电路中,所述第一开关单元 (S2)、第二开关单元(S3)和第三开关单元(SI)断开、所述第四开关单元(S4)接通时,所述 检测电路用来检测所述测试单元的等效负载电容C的绝对随机波动。
[0043] 在之前所述任一实施例的集成电路后端工艺波动检测电路中,所述第一开关单元 (S2)、第三开关单元(SI)和第四开关单元(S4)接通、所述第二开关单元(S3)断开时,所述 检测电路用来检测所述测试单元的等效负载电阻R的相对随机波动。
[0044] 在之前所述任一实施例的集成电路后端工艺波动检测电路中,所述第一开关单元 (S2)、第三开关单元(SI)和第二开关单元(S3)断开、所述第四开关单元(S4)接通时,所述 检测电路用来检测所述测试单元的等效负载电阻R的绝对随机波动。
[0045] 按照本发明的又一方面,提供一种集成电路后端工艺波动检测电路,包括:
[0046] 压控振荡器,其包括环形振荡器以及流控MOS管,所述环形振荡器的环路中设置 偶数级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控MOS管的栅端 的电压以使其工作于亚阈值区、进而控制流经与该流控MOS管串联连接的电流驱动型CMOS 反相器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频 率;
[0047] 该检测电路还包括:
[0048] 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元至 少包括:反映所述集成电路后端工艺波动中的至少部分电阻波动的等效负载电阻R ;
[0049] 其中,所述等效负载电阻R通过耦接所述流控MOS管的栅端来影响所述压控振荡 器的频率输出,从而单独地检测所述电阻波动。
[0050] 按照本发明的还一方面,提供一种集成电路后端工艺波动检测电路,包括:
[0051] 压控振荡器,其包括环形振荡器以及流控MOS管,所述环形振荡器的环路中设置 偶数级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控MOS管的栅端 的电压以使其工作于亚阈值区、进而控制流经与该流控MOS管串联连接的电流驱动型CMOS 反相器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频 率;
[0052] 该检测电路还包括:
[0053] 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元至 少包括:反映所述集成电路后端工艺波动中的至少部分电容波动的等效负载电容C ;
[0054] 其中,所述等效负载电容C通过耦接所述压控振荡器的输出端来影响所述压控振 荡器的频率输出,从而单独地检测所述电容波动。
[0055] 按照本发明的再一方面,提供一种基于以上所述及的电路检测集成电路后端工艺 波动的方法,包括步骤:
[0056] 配置所述第一开关单元接通、第二开关单元断开,以单独地检测所述电阻波动;和 /或
[0057] 配置第二开关单元接通、第一开关单元断开,以单独地检测所述电容波动。
[0058] 根据本发明一实施例的检测集成电路后端工艺波动的方法,其中,所述电路还包 括:
[0059] 与所述第一开关单元串联耦接在一起的分压电阻(RO)和第三开关单元(SI);以 及
[0060] 第四开关单元(S4),该第四开关单元(S4)的第一端耦接于所述第二开关单元和 所述等效负载电容C之间,该第四开关单元(S4)的第一端用于接入外部输入信号;
[0061 ] 其中,在所述第一开关单元接通、第二开关单元断开时,所述第三开关单元接通以 使所述分压电阻和所述等效负载电阻R形成串联的通路。
[0062] 根据本发明一实施例的检测集成电路后端工艺波动的方法,其中,所述单独地检 测所述电容波动的步骤包括子步骤:
[0063] 配置所述第一开关单元(S2)、第三开关单元(SI)和第四开关单元(S4)断开、所述 第二开关单元(S3)接通,基于所述电路来检测所述测试单元的等效负载电容C的相对随机 波动;
[0064] 配置第一开关单元(S2)、第二开关单元(S3)和第三开关单元(SI)断开、所述第 四开关单元(S4)接通,基于所述电路来检测所述测试单元的等效负载电容C的绝对随机波 动。
[0065] 根据本发明又一实施例的检测集成电路后端工艺波动的方法,其中,所述单独地 检测所述电容波动的步骤还包括子步骤:
[0066] 基于以上所述检测等效负载电容C的相对随机波动的子步骤和所述检测等效负 载电容C的绝对随机波动的子步骤,得到所述测试单元阵列所在的某一裸片的每个测试 单元的电容随机波动,并计算出同一晶圆上的每个裸片的等效负载电容C的平均值(C_ n_ ;以及
[0067] 对同一晶圆上的多个裸片的等效负载电容C的平均值进行统计分析,得到该晶圆 的集成电路后端工艺波动的电容的全局波动。
[0068] 根据本发明还一实施例的检测集成电路后端工艺波动的方法,其中,所述单独地 检测所述电阻波动的步骤包括子步骤:
[0069] 配置所述第一开关单元(S2)、第三开关单元(SI)和第四开关单元(S4)接通、所述 第二开关单元(S3)断开,基于所述电路来检测所述测试单元的等效负载电阻R的相对随机 波动;以及
[0070] 配置所述第一开关单元(S2)、第三开关单元(SI)和第二开关单元(S3)断开、所述 第四开关单元(S4)接通时,基于所述电路用来检测所述测试单元的等效负载电阻R的绝对 随机波动。
[0071] 根据本发明再一实施例的检测集成电路后端工艺波动的方法,其中,所述单独地 检测所述电阻波动的步骤还包括子步骤:
[0072] 基于以上所述检测等效负载电阻R的相对随机波动的子步骤和所述检测等效负 载电阻R的绝对随机波动的子步骤,得到所述测试单元阵列所在的某一裸片的每个测试 单元的电阻随机波动,并计算出同一晶圆上的每个裸片的等效负载电阻R的平均值(R_ n_ ;以及
[0073] 对同一晶圆上的多个裸片的等效负载电阻R的平均值进行统计分析,得到该晶圆 的集成电路后端工艺波动的电阻的全局波动。
[0074] 可选地,所述方法用来检测同一金属互连层或不同金属互连层之间的工艺波动。
[0075] 按照本发明的还又一方面,提供一种基于以上所述及的电路检测集成电路后端工 艺波动的方法,包括步骤:
[0076] 基于以上所述及的方法检测所述测试单元的等效负载电容C的绝对随机波动;
[0077] 基于以上所述及的方法检测所述测试单元的等效负载电阻R的绝对随机波动;
[0078] 将所述等效负载电容C的绝对随机波动对应地乘以等效负载电阻R的绝对随机波 动,得到所有测试单元的后端工艺的电阻电容(RC)随机波动。
[0079] 按照本发明的再又一方面,提供一种基于以上所述及的电路检测集成电路后端工 艺波动的方法,包括步骤:
[0080] 基于以上所述及的方法检测得到同一晶圆上的每个裸片的等效负载电容C的平 均值(C_n」x,y));
[0081] 基于以上所述及的方法检测得到同一晶圆上的每个裸片的等效负载电阻R的平 均值(R_n」x,y));
[0082] 将对应的裸片的所述等效负载电容C的平均值(C_n_fcy))乘以等效负载电阻R的 平均值(R_ n」x,y)),得到每个裸片的后端结构的电阻电容(RC)的平均值(RC_ n」x,y));以及
[0083] 对同一晶圆上的多个裸片的电阻电容(RC)的平均值(RC_n」x, y))进行统计分析, 得到该晶圆的集成电路后端工艺波动的电阻电容的全局波动
[0084] 本发明的技术效果是,该BEOL波动检测电路不但可以分别独立地(也即分离地) 检测BEOL的电阻波动和电容波动,而且可以详细区分随机波动和系统波动,从而,可以准 确有效地检测和表征BEOL波动情况;这样,一方面,有利于建立精确的工艺波动和失配模 型(Mismatch Model),准确表征RC波动的实际特性,以便分析工艺波动对电路性能的影 响,为电路设计提供可靠参考;另一方面,可以为存储器单元和标准逻辑单元库的版图提供 可制造性设计(DFM)的依据,为工艺优化指明方向,以提高产品的良率和性能。
【附图说明】
[0085] 从结合附图的以下详细说明中,将会使本发明的上述和其他目的及优点更加完整 清楚,其中,相同或相似的要素采用相同的标号表示。
[0086] 图1是现有技术中采用常规环形振荡器检测BEOL波动的原理示意图。
[0087] 图2是按照本发明一实施例的集成电路BEOL波动检测电路的结构示意图。
[0088] 图3是图2所示的BEOL波动检测电路在单独检测电阻波动的等效电路示意图。
[0089] 图4是图2所示的BEOL波动检测电路在单独检测电容波动的等效电路示意图。
[0090] 图5是按照本发明一实施例的测试单元的电极结构示意图。
[0091] 图6是为按照本发明又一实施例的测试单元的电极结构示意图。
[0092] 图7是为按照本发明还一实施例的测试单元的电极结构示意图。
[0093] 图8是按照本发明还一实施例的集成电路BEOL波动检测电路的结构示意图。
[0094] 图9是采用如图6所示的电极结构的BEOL波动检测电路实施例。
[0095] 图10至图11是基于图8所示实施例的BEOL波动检测电路形成的其他实施例的 BEOL波动检测电路。
[0096] 图12是按照本发明一实施例的BEOL的电容C的系统波动检测原理示意图。
[0097] 图13至图14是基于图8所示实施例的BEOL波动检测电路形成的其他实施例的 BEOL波动检测电路。
[0098] 图15是按照本发明一实施例的BEOL的电阻R的系统波动检测原理示意图。
[0099] 图16是按照本发明一实施例的BEOL的RC波动的全局波动检测原理示意图。
【具体实施方式】
[0100] 下面介绍的是本发明的多个可能实施例中的一些,旨在提供对本发明的基本了 解,并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解,根据本 发明的技术方案,在不变更本发明的实质精神下,本领域的一般技术人员可以提出可相互 替换的其他实现方式。因此,以下【具体实施方式】以及附图仅是对本发明的技术方案的示例 性说明,而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
[0101] 图1所示为现有技术中采用常规环形振荡器检测BEOL波动的原理示意图。如图 1所示,常规的环形振荡器(Ring Oscillator,简称为RO)采用若干奇数级反相器91形成, RO的前后两级之间串联后端结构的被检测的金属互连线92(即一段后端金属互连线),互 连线92当作负载。其中,图1中示出了互连线92分布式RC模型,其在检测电路中被等效 为负载电阻R 1和负载电容C ^。互连线92的RC波动将引起RO的输出频率的波动,通过监 测RO的输出频率从而可以得到互连线92 (的RC波动情况。
[0102]
【申请人】发现,图1所示的BEOL波动检测存在两方面的不足,第一方面,测得的是整 个RO链的频率波动数据,属于FEOL和BEOL工艺波动的共同结果,而RO的输出频率对FEOL 波动(比如Vt波动)更为敏感,对BEOL波动反而不够灵敏;第二方面,该方案无法把BEOL 波动的R的波动和C的波动相互分开进行独立研究。
[0103] 其中,导致以上第一方面的不足的原因在如下分析。
[0104] 如图1所示,RO的输出频率(也即输出信号的周期T)是通过以下关系式⑴计 算:
[0105] C1)
[0106] 其中,为第i级反相器充电的等效时间(充电时通过反相器的PMOS进行);tfl 为第i级反相器放电的等效时间(放电时通过反相器的NMOS进行);tBEa为后端互连线的 RC负载的充放电等效时间;R"为第i级反相器充电时的等效电阻(即CMOS反相器的PMOS 等效电阻);Rfl为第i级反相器放电时的等效电阻(即CMOS反相器的NMOS等效电阻);C i 为第i级反相器充放电时等效电容(M0S管前端等效负载电容);RBEa为后端互连线的RC负 载的等效电阻;C BEa为后端互连线的RC负载的等效电容。
[0107] 由于后端金属互连线92的电阻很小(例如,电阻率为0. 0175 μ Ω · m),RBEa、CBEa 值小于的远小于R"、Rfl、C1,因此,检测到的RO的输出频率(T)数据只能粗略反映 BEOL的 RC波动,精确度很差。
[0108] 图2所示为按照本发明一实施例的集成电路BEOL波动检测电路的结构示意图。如 图2所示,该BEOL波动检测电路10使用了压控振荡器(VCO) 110来对测试单元阵列170进 行BEOL波动检测。测试单元阵列170被测器件(Device Under Test),又可以称为DUT,测 试单元阵列170包括多个测试单元171,多个测试单元171可以在同一裸片上,例如,为更 好地得到局部的随机波动特性,多个测试单元171之间可以紧密排布,每个测试单元171可 以为一个后端互连结构单元,其能典型地反映被测工艺的实际波动,多个测试单元171的 若干个可以组成一个块(Block),然后多个块形成一个测试单元阵列170,它们都是形成在 一个芯片或一个晶圆上。测试单元171的排列结构形式不是限制性的。
[0109] 每个测试单元171可以等效为如图2所示的等效负载电阻R和等效负载电容C,其 中R可以反映测试单元171的BEOL电阻波动,C可以反映测试单元171的BEOL电容波动。
[0110] 在该实施例中,BEOL波动检测电路10还包括译码器(Decoder) 139和155、两个多 路选择器(Mux_C 153和Mux_R 137)、分频器190、电阻〇〇131、开关单元(Sr) 133、两个传 输门(TG_C 151和TG_R 135) JCO 110、译码器、多路选择器等以上模块作为测试单元阵列 170的外围电路,其全部采用1/0管设计,并且其器件的特征尺寸设计较大(比如对于28nm 技术代,外围电路器件的栅宽大于1 μπκ栅长大于0. 3 μπι时,外围电路器件器件本身的波 动基本可以忽略)、版图布局较宽松(例如,管子之间间距等各尺寸均可以为最小尺寸的2 倍以上),因此,测试过程中的除测试单元阵列170以外的检测电路的FEOL工艺波动相对测 试单元阵列170的FEOL工艺波动几乎可以忽略,从而对测试结果的准确性影响小。
[0111] VCO 110的主要作用是将每个测试单元171的BEOL的电阻R和电容C的微小波 动转化为易于测量的VCO数字振荡周期的变化。该VCO由偶数级串联的反相器111和一个 电流驱动型反相器(Current-Starved Inverter) 113形成环路。电流驱动型反相器113为 CMOS反相器,其由一个PMOS (M2)和一个NMOS (M1)形成,M2的漏端连接M i的源端,M i的漏端 串联连接VC0110的流控MOS管115 (M。)源端,M。的漏端接地(GND),流控MOS管115可以通 过其栅端电压Vctr控制其流过的电流。在VC0110工作状态下,通过调节栅端电压Vctr使 MO工作在亚阈值区域,流经流控MOS管115的亚阈值电流(Isub)也即电流驱动型反相器113 的饱和充放电电流,其通常在ηΑ/μ m量级,远远小于其他级反相器111的在几百μ A/μ m 量级的饱和充放电电流。因此VCOllO的输出周期T_out将基本由电流驱动型反相器113的 放电时间主导,这样,在栅端电压Vctr发生微小波动或者输出端负载电容变化时,VC0110 的输出周期T_out将也明显发生变化。
[0112] 专利申请号为CN201110049350. 3、名称为"压控振荡器、用于检测工艺波动的测试 系统及其测试方法"的专利中,揭示压控振荡器VCO应用于前端工艺波动检测。本发明实施 例的VCO 110与专利CN201110049350. 3中揭示得压控振荡器的结构类似,在此以全文引用 的方式将该专利包含于此文。但是,需要理解的是,本发明实施例的VCO检测的对象以及检 测原理是完全不同于专利CN201110049350. 3的。
[0113] 在进行BEOL波动检测时,要对测试单元阵列170中的每个测试单元逐个进行检 测;通过译码器139和多路选择器137,将地址信号(Addr)解码可以选中相应的测试单元 171,以便对该测试单元的电阻波动进行检测;通过译码器155和多路选择器153,将地址信 号(Addr)解码可以选中相应的测试单元171,以便对该测试单元的电容波动进行检测。
[0114] 为实现独立地检测BEOL的电阻R波动,对于测试单元171的电阻R,设置有TG_ Rl35、开关单元(Sr) 133以及电阻(RO) 133,结合译码器139和多路选择器137,在TG_R135 导通、Sr 133接通时,Vr、测试单元171的R、TG_R、Sr、RO和GND依次形成串联的通路,电 阻RO和测试单元171的R分压,测试单元171的R的分压的大小即反映其电阻波动,并被 反映在的流控MOS管115的栅端控制电压(Vctr)上。
[0115] 为实现独立地检测BEOL的电容C波动,对于测试单元171的电容C,设置有TG_ C151,结合译码器155和多路选择器153,在TG_C导通时,待测电容C成为电流驱动型反相 器113的负载,测试单元171的C可以经过TG_C向VC0110放电,电容C的变化(即反映了 测试单元171的BEOL电容波动)会影响该电流驱动型反相器113的充放电电荷,从而影响 VC0110的输出周期T_out。
[0116] 这样,TG_R135、开关单元(Sr)和TG_C151组合应用,可以分离地来测试BEOL的电 容波动和电阻波动。
[0117] 图3所示为图2所示的BEOL波动检测电路在单独检测电阻波动的等效电路示意 图;图4所示为图2所示的BEOL波动检测电路在单独检测电容波动的等效电路示意图。
[0118] 如图2和图3所示,在TG_R135导通、Sr 133接通并且TG_C151断开时,Vctr的大 小为RO相对被检测的R的分压大小,假设电阻RO完全固定不变,BEOL波动检测电路10的 输出信号T_out将由R的变化大小决定,从而可以单独地检测电阻R波动。
[0119] 如图2和图4所示,在TG_R135断开并且TG_C151导通时,Vctr固定不变,MO工作 在亚阈值区,被测电容C成为电流驱动型反相器113的负载电容,测试单元171的C可以经 过TG_C向VC0110放电,BEOL波动检测电路10的输出信号T_out将由C的变化大小决定, 从而可以单独地检测电容C波动。
[0120] 继续如图2所示,电阻RO和开关单元Sr可以但不限于在外部测试板上实现,BEOL 波动检测电路10的除电阻RO和开关单元Sr之外的其他部件,可以但不限于通过同一芯片 实现。电阻RO可以设置为可变电阻。
[0121] 对于测试单元171的电阻R和电容C,可以通过后端互连结构的测试电极结构实 现。
[0122] 图5所示为按照本发明一实施例的测试单元的电极结构示意图。在该实施例 中,测试单元171包括形成在同一金属互连层中的两种测试电极结构,第一种为蛇形电阻 1711,第二种为插指极板1713。插指极板1713包括环绕电极部分和插指电极部分,环绕电 极部分大致为方形,其包围蛇形电阻1711 ;插指电极部分从环绕电极部分朝里延伸,并且, 蛇形电阻1711以大致"S"状环绕于插指电极部分间隙之中,也即,插指电极部分插置于蛇 形电阻1711的弓形间隙之间;蛇形电阻1711的横向部分与插指电极部分基本等间距地排 布。测试电极结构的线宽(Width)和间距(Space)是可变的互连几何参数,其可以用来研 究不同版图布线环境下的BEOL RC波动情况。在测试过程中,蛇形电阻1711的一端连接 至Mux_R 137、另一端连接Vr (如图2所示);插指极板1713连接至Mux_C 153。蛇形电阻 1711用于形成如图2所示的等效负载电阻R,蛇形电阻1711和插指极板1713之间形成同 层互连线之间的电容即为如图2所示的等效负载电容C。
[0123] 图6所示为按照本发明又一实施例的测试单元的电极结构示意图。在该实施例 中,测试单元171包括分别形成在不同金属互连层中的两种测试电极结构,第一种为形成 在第N金属互连层的蛇形电阻1715,第二种为形成在第(N-I)金属互连层中的梳状电极 1717。蛇形电阻1715与图5所示实施例的蛇形电阻1711的形状基本相同。梳状电极1717 对应置于蛇形电阻1715的下方,梳状电极1717包括横置电极部分和多个纵向电极部分,梳 状电极1717的多个纵向电极部分基本平行设置并且在空间上垂直蛇形电阻1715的横向部 分。在又一实施例中,梳状电极1717也可以设置在第(N+1)金属互连层中,也即对应置于 蛇形电阻1715的上方。蛇形电阻1715为大致"S"状,例如可以形成弓形。蛇形电阻1715 的横向部分基本等间距地排布,梳状电极1717的多个纵向电极部分也可以等间距地排布, 梳状电极1717的多个纵向电极部分通过其横置电极部分连接在一起。测试电极结构的线 宽(Width)和间距(Space)是可变的互连几何参数,其可以用来研究不同版图布线环境下 的BEOL RC波动情况。在测试过程中,蛇形电阻1715的一端连接至Mux_R 137、另一端连接 Vr (如图2所示);插指极板1717连接至Mux_C153。
[0124] 图7所示为按照本发明还一实施例的测试单元的电极结构示意图。在该实施例 中,其相对于图6所示实施例的区别在于,梳状电极1717用板状电极1719替换。板状电极 1719对应置于蛇形电阻1715的下方或者上方。板状电极1719与蛇形电阻1715之间可以 反映后端互连结构中的层间电容,也即如图2所示的测试单元的等效负载电容C。
[0125] 图8所示为按照本发明还一实施例的集成电路BEOL波动检测电路的结构示意图。 相对图2所示实施例,BEOL波动检测电路20的电路结构和测试原理基本类似于BEOL波动 检测电路10, BEOL波动检测电路20主要地包括测试单元阵列208、VCO 214,测试单元阵列 208的测试单元209在该实施例中可以但不限于使用如图5所示实施例的电极结构,也即测 试单元209包括类似如图5所示实施例的蛇形电阻211和插指极板211 (它们二者在同一 金属互连层上形成)。需要注意的是,测试单元阵列208所多个相同或者不同的测试单元 209 (例如 Cell_a、Cell_b、Cell_c、Cell_d、Cell_e、Cell_f、Cell_g、和 Cell_h),测试单元 209的数量不是限制性的,但是应该足够多,这样才能为RC波动分析提供足够多的样本来 保证统计的准确可靠。若干测试单元209也可以按块(Block)分布。
[0126] 具体如图8所示,BEOL波动检测电路20包括测试所用的多个压焊块(pad) 201、 204、206、218、219和221,其上可以偏置不同的电信号;还包括:多个开关单元202、205、213 和220,可变电阻(RO) 203,多路选择器207和212。多路选择器207和212可以根据输入的 地址信号选择测试单元阵列208中的其中一个测试单元209进行检测。
[0127] VC0214包括若干偶数级反相器218和一级电流驱动型CMOS反相器,流控MOS管 215用于控制电流驱动型CMOS反相器的电流216 (其为流控MOS管215所在放电支路的放 电电流)。通过调节流控MOS管215的栅端电压Vctr,使得流控MOS管215工作于MOS管 的亚阈值区。BEOL波动检测电路20的信号输出端217最终可以输出周期为T的检测信号。
[0128] 类似于图2所示实施例,如图8所示,为实现独立地检测BEOL的电阻R波动,对应 测试单元2的蛇形电阻210,设置Pad4 (218)、Pad5 (219)、多路选择器207、开关单元205、 Pad2(204)、电阻R0、开关单元S1、开关单元S2、Padl(201),Pad2同时连接流控MOS管215 的栅端。为实现独立地检测BEOL的电容C波动,对应插指极板211,设置多路选择器212、 开关单元 213 和 220、Pad4 (221)。
[0129] 需要理解的是,测试单元阵列208的测试单元209的电极结构并不限于如图8所 示实施例,其也可以采用类似如图6或图7所示实施例的电极结构,图9所示为采用类似如 图6所示的电极结构的BEOL波动检测电路实施例。
[0130] 以下以图8所示实施例的BEOL波动检测电路20的工作原理以及检测过程进行示 例说明。
[0131] A.检测电容C的相对随机(Random)波动。
[0132] 首先,如图8所示,开关单元202、205、220断开,开关单元213接通,并且,Pad 221 浮空,Pad 206、218和219偏置Vdd/2 (例如0. 6V),调节Vctr使流控MOS管215工作在亚阈 值区(例如,Vctr = 0. 3V)。这样,对应形成如图10所示实施例的BEOL波动检测电路21。 此时,测试单元209的蛇形电阻210的R波动并不会影响Vctr,也测试单元209的等效负载 电阻R将基本不影响VC0214的输出信号的周期T。由于插指极板211通过多路选择器212 接入VC0214的输出端,使测试单元209的电容C成为电流驱动型反相器的负载电容,电容 C的波动将影响电流216的大小,从而影响VC0214的输出端217的输出信号的周期T。
[0133] 需要理解的是,如图10所示实施例的BEOL波动检测电路21的电路原理与图4的 电路原理基本类似。其中,测试单元209的等效负载电容C是通过插指极板211表现出来 的,其反映了 BEOL的电容波动,也即CBEa。
[0134] 在图10所示实施例的BEOL波动检测电路21中,输出信号的周期T与测试单元 209的电容心^的关系为以下关系式⑵:
[0135]
[0136] 其中,〖"为VCO的第i级反相器充电的等效时间(充电时通过反相器的PMOS进 行);'为VCO的第i级反相器放电的等效时间(放电时通过反相器的NMOS进行);n为 任意整数,反相器的级数为0, 1,2,…,2n ;U为电源电压;Isub为流控MOS管215的亚阈值 电流,也即电流216 ;Rsub定义为U/I sub,表示流控MOS管215在亚阈值区的等效电阻。
[0140] 其中,Λ T表示VC0214的输出信号的周期T的变化;Λ CBEa表[0141]
[0137] 在以上关系式(2)中,由于Vctr不受检测单元的RBEa影响,因此,R sub基本保持不 变,这样,从以上关系式⑵可以推导出以下关系式⑶和(4)。
[0138]
[0139]
示测试单元的BEOL的电容波动;C 表示电容CBE0L的相对随机 波动的标准差,
表示输出信号的周别f的标准差。
[0142] 由于流控MOS管215工作在亚阈值区,亚阈值电流Isub的数值很小(例如在nA或 以下量级),因此,该检测方法具有极高的灵敏度。
[0143] 进一步,逐个测试多路选择器212下可选择连接的各个样本的输出周期T,得到测 试单元阵列208中所有测试单元的C BEa对应的Tc。需要理解的是,根据相对随机(Random) 波动检测的需要,本领域技术人员可以统计计算的要求确定需要检测的测试单元。
[0144] 进一步,计算Tc的中值TcO,以及相对波动(Tc-TcO) /TcO,从而得到Δ C/C的分布 图。
[0145] B.单独检测电容C的绝对随机(Random)波动。
[0146] 首先,如图8所示,开关单元202、205、213断开,开关单元220闭合;同时Pad 206、 218和219接地(GND),Pad 221施加一定的脉冲信号Vc_abs,这样,对应形成如图11所示 实施例的BEOL波动检测电路22。
[0147] 因此,根据定义,可以测量多路选择器212下可选择连接的某些样本的电容绝对 值C。电容C是是插指极板211与蛇形电阻210来共同形成。
[0148] 进一步,同样基于以上关系式(2),将A步骤中测得的Tc代入以上关系式(2),即 T = Tc,将电容绝对值C代入以上关系式(2) 即,CBEa= C,计算得出Rsub,从而推算出A步 骤中测试的所有样本Tc对应的C值,得到测试单元的电容绝对值C的局部(Local)或随机 (Random)分布情况。
[0149] C.检测电容C的系统(Systematic)波动。
[0150] 如图12所示,对一块被测试的晶圆上的所有裸片,通过以上步骤A和B分别检测 电容C的随机波动,得到每个裸片(Die)上的电容C的绝对值分布,求出各自的电容的平均 值c_n」x,y),(x,y)为裸片在晶圆上的坐标(用于标记晶圆上的裸片相对位置),例如图12 中示例列出的裸片坐标(〇,1)、(_1,〇)、(〇,〇)、(1,〇)、(〇,_1),其中示例给出了 C_n」li(^P C_n-(。,。)以及裸片(_1,〇)的随机(Random)波动。
[0151] 进一步,对晶圆上所有裸片(Die)的C_n Uy)进行统计分析,从而可以得到该晶圆 的BEOL的电容C的全局(Systematic)波动情况。
[0152] 以上A、B、C步骤可以实现了对BEOL的电容波动的单独检测。
[0153] D.检测电阻R的相对随机(random)波动。
[0154] 首先,如图8所示,开关单元202、205、220闭合(导通),开关单元213断开。 Pad221、218和219接相同直流电压Vr (例如1.2V),Pad 201接地,Pad 206浮空。这样,对 应形成如图13所示实施例的BEOL波动检测电路23。此时,测试单元209的插指极板211 的C并未接入VC0214中,其电容波动并不影响VC0214的输出信号的周期T ;相反地,蛇形 电阻210和电阻RO构成串联通路,蛇形电阻210的电阻大小波动将直接影响Vctr,从而影 响VC0214的输出端217的输出信号的周期T。
[0155] 需要理解的是,如图13所示实施例的BEOL波动检测电路23的电路原理与图3的 电路原理基本类似。
[0156] 在该测试过程中,流控MOS管215也是工作在亚阈值区的,其可以通过调整Vr和 /或RO来监测Vctr、使流控MOS管215总是工作在亚阈值区。因此,输出信号的周期T可 以通过以下关系式(5)和(6)来计算:
[0157]
[0158]
[0159] 其中,〖"为VCO的第i级反相器充电的等效时间(充电时通过反相器的PMOS进 行)VCO第i级反相器放电的等效时间(放电时通过反相器的NMOS进行);为任意整 数,反相器的级数为0, 1,2, "·,2η ;Isub为流控MOS管215的亚阈值电流,也即电流216 ;Vth 为流控MOS管215的阈值电压,W为流控MOS管215的沟道宽度,L为流控MOS管215的沟 道长度,Ic为为工艺相关的常数,kT/q为热力学电压,T为温度,常温下kT/q约等于26mV。
[0160] 基于以上关系式(5)和(6)可以得出(将(6)式代入(5)式):在图13所示实施 例的BEOL波动检测电路23中,输出信号的周期T (即Tr)与测试单元209的电阻R的关系 为以下关系式(7):
[0161]
[0162] 其中,α、β是待拟合的系数,其可以由以上关系式(7)拟合得到。
[0163] 因此,Tr与被测的电阻R成指数关系,该检测方法具有非常高的灵敏度,非常容易 能检测出测试单元209的BEOL电阻波动。
[0164] 进一步地,逐个测试多路选择器207下可选择连接的各个样本,得到对应的输出 信号的周期Tr,得到测试单元阵列208中所有测试单元的R BEa对应的Tr ;
[0165] 进一步,计算Tr的中值TrO,以及相对波动(Tr-TrO) /TcO,从而得到Δ R/R的分布 图。
[0166] E.检测电阻R的绝对随机(Random)波动。
[0167] 首先,如图8所示,开关单元202、205、213断开,开关单元220闭合;同时,Pad 206 接地,Pad219浮空,Pad221和218施加一定的直流电压Vr_abs,例如固定的某一电压值。这 样,对应形成如图14所示实施例的BEOL波动检测电路24。在该实施例中,通过测量Pad206 和218之间的电流Ir_abs以及Pad219上的电压Vr_abs',每个测试单元209的蛇形电阻 210的电阻的绝对值R = Vr_abs' /Ir_abs。其中,Vr_abs' 一般略小于Vr_abs,Vr_abs为 外加的电压源电压,通过引线和探针引到Pad218上时,由于探针接触电阻和引线等的电阻 的分压,实际偏置在蛇形电阻上的电压小于Vr_abs,这样,通过Pad 219可以检测到实际偏 置在蛇形电阻上的电压Vr_abs '。
[0168] 这样,可以依次测试多路选择器207下可选择连接的若干测试单元样本的电阻R。
[0169] 进一步,根据以上关系式(7),对步骤D中测得的Tr和以上测得的多个电阻R进行 拟合,得出关系式(7)中的α、β,进而,可以推算出所有样本的Tr对应的电阻R值,得到 电阻R的绝对值的局部(Local)分布情况。
[0170] F.检测电阻R的系统(Systematic)波动。
[0171] 首先,如图15所示,对一块被测试的晶圆上的所有裸片,分别检测电阻R的随机波 动(参考步骤D和E),得到每个裸片上的电阻R的绝对值分布,求出各自的电阻的平均值 R_n_0<,y),(x,y)为裸片在晶圆上的坐标(用于标记晶圆上的裸片相对位置),例如图15中 示例列出的裸片坐标(〇,1)、(_1,〇)、(〇,〇)、(1,〇)、(〇, -1),其中示例给出了匕^+^力和 Rnean」。,。)以及裸片H,〇)的随机(Random)波动。
[0172] 进一步,对晶圆上所有裸片的R_n_fcy)进行统计分析,从而可以得到该晶圆的 BEOL的电阻R的全局(Systematic)波动情况。
[0173] 以上D、E、F步骤可以实现了对BEOL的电阻波动的单独检测。
[0174] G.检测RC的随机(Random)波动:
[0175] 首先,根据以上B和E步骤,可以分别检测出电容绝对值C的随机分布(C1,C2,…, Cn)以及电阻绝对值R的随机分布(Rl, R2,…,Rn)的分布,η为样本数量。将同一个样 本的C和R相乘,即得到该样本的RC值。对所有样本进行该操作,就得到随机RC的分布 (R1C1, R2C2,…,RnCn)。
[0176] Η.检测 RC 的系统(Systematic)波动:
[0177] 首先,如图16所示,对一块被测试的晶圆上的所有裸片,分别检测出Random RC波 动(参考步骤G),得到每个裸片上的电阻电容(RC)的绝对值分布,求出各自的平均值RC_n_ ay),(x,y)为裸片在晶圆上的坐标(用于标记晶圆上的裸片相对位置);例如图16中示例 列出的裸片坐标(〇, 1)、(-1,〇)、(〇, 〇)、(1,〇)、(〇, -1),其中示例给出了 RC_n」⑶和RC _n_ (6, ?以及裸片(-1,0)的随机(Random)波动。
[0178] 进一步,对所有裸片的RC_n (x,y)进行统计分析,从而可以得到该晶圆的BEOL的RC 的全局(Systematic)波动情况。
[0179] 以上G、H步骤可以实现了对BEOL的RC波动的检测。
[0180] 需要说明的是,在以上图12、15和16中,横坐标arb. Unit表示任意单位,对图12 来说是单位长度下的电容的单位af/μ m,对图15来说是单位长度下电阻的单位ι?Ω / μ m, 对图16来说是单位长度下RC延时的单位10 6fs/ μ m。
[0181] 应当理解到,从统计的角度看,Systematic波动使分布平移,主要影响均值μ,而 Random波动主要影响标准差〇 ;从工艺的角度看,Systematic波动可以通过校正加以补 偿,而Random波动,则无法完全消除;从器件角度看,通常地,两个非常靠近的器件之间的 波动属于Random波动,而对相隔很远的两个器件的波动,同时包括Systematic和Random 波动。
[0182] 应当理解到,尽管以上实施例是以检测BEOL的同层金属的RC波动为例进行示例 说明的,该检测原理可以类推地应用到BEOL的不同层金属的RC波动检测,例如,可以类推 地应用到图9所示实施例的BEOL波动检测。
[0183] 本发明实施例的BEOL波动检测电路,不但可以分别独立地(也即分离地)检测 BEOL的电阻波动和电容波动,而且可以详细区分随机波动和系统波动,因此,可以准确地检 测和表征BEOL波动情况,这样,一方面,有利于建立精确的工艺波动和失配模型(Mismatch Model),准确表征RC波动的实际特性,以便分析工艺波动对电路性能的影响,为电路设计 提供可靠参考;另一方面,可以为存储器单元和标准逻辑单元库的版图提供可制造性设计 (DFM)的依据,为工艺优化指明方向,以提高产品的良率和性能。这就是准确检测和表征 BEOL RC波动表征的意义所在。
[0184] 本发明实施例的BEOL波动检测电路对BEOL波动检测简便易行,可以方便得到大 量样本的R、C以及RC分布,方便研究后端工艺的Random和Systematic波动情况。
[0185] 并且由于基于VCO进行检测,VCO所有的元件都可以通过数字模块实现,测试输出 的信号为数字振荡信号,并且只记录周期,测试方便准确,并且灵敏度高,例如,在周期T的 测量阈值为20ns的情况下,C的检测灵敏度可达0.0 OlfT,R的检测灵敏度可达0. 01 Ω ;可 选地,检测的灵敏度还可以通过分频器190进一步提高。
[0186] 需要说明的是,以上实施例中的开关单元实现形式可以采用各种开关器件实现, 例如MOS管、传输门等,并且,开关单元的接通和断开是方便可控的。
[0187] 在以上描述中,使用方向性术语(例如"上"、"下"、"纵"和"横"等)以及类似术语 描述的各种实施方式的部件表示附图中示出的方向或者能被本领域技术人员理解的方向。 这些方向性术语用于相对的描述和澄清,而不是要将任何实施例的定向限定到具体的方向 或定向。
[0188] 将理解,当据称将部件"连接"或"耦接"到另一个部件时,它可以直接连接或耦接 到另一个部件或可以存在中间部件。相反,当据称将部件"直接耦接"或"直接连接"到另 一个部件时,则不存在中间部件。
[0189] 以上例子主要说明了本发明实施例的集成电路后端工艺波动检测电路以及检测 方法。尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了 解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实 施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及 范围的情况下,本发明可能涵盖各种的修改与替换。
【主权项】
1. 一种集成电路后端工艺波动检测电路,包括: 压控振荡器,其包括环形振荡器以及流控MOS管,所述环形振荡器的环路中设置偶数 级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控MOS管的栅端的电 压以使其工作于亚阈值区、进而控制流经与该流控M0S管串联连接的电流驱动型CMOS反相 器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频率; 其特征在于,该检测电路还包括: 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元包括集 成在一起形成的: 反映所述集成电路后端工艺波动中的至少部分电阻波动的等效负载电阻R,以及 反映所述集成电路后端工艺波动中的至少部分电容波动的等效负载电容C ; 第一开关单元,其设置于等效负载电阻R与所述流控M0S管的栅端之间;以及 第二开关单元,其设置于等效负载电容C与所述压控振荡器的输出端之间; 其中,在所述第一开关单元接通、第二开关单元断开时,所述等效负载电阻R通过耦接 所述流控M0S管的栅端来影响所述压控振荡器的频率输出,从而可操作地单独地检测所述 电阻波动; 在所述第二开关单元接通、第一开关单元断开时,所述等效负载电容C成为所述电流 驱动型CMOS反相器的负载电容并影响所述压控振荡器的频率输出,从而可操作地单独地 检测所述电容波动。2. 如权利要求1所述的集成电路后端工艺波动检测电路,其特征在于,还包括:与所述 第一开关单元串联耦接在一起的分压电阻(R0)和第三开关单元(S1);其中,在所述第一开 关单元接通、第二开关单元断开时,所述第三开关单元接通以使所述分压电阻和所述等效 负载电阻R形成串联的通路。3. 如权利要求2所述的集成电路后端工艺波动检测电路,其特征在于,所述分压电阻 为可变电阻。4. 如权利要求2所述的集成电路后端工艺波动检测电路,其特征在于,所述流控M0S管 耦接于所述第一开关单元和所述分压电阻之间。5. 如权利要求2所述的集成电路后端工艺波动检测电路,其特征在于,还包括:第四开 关单元(S4),该第四开关单元(S4)的第一端耦接于所述第二开关单元和所述等效负载电 容C之间,该第四开关单元(S4)的第一端用于接入外部输入信号;其中,在所述第二开关单 元断开时,所述第四开关单元(S4)接通,在所述第二开关单元接通时,所述第四开关单元 (S4)断开。6. 如权利要求1所述的集成电路后端工艺波动检测电路,其特征在于,所述压控振荡 器的输出端设置有分频器。7. 如权利要求1所述的集成电路后端工艺波动检测电路,其特征在于,还包括: 对应所述等效负载电阻R设置的第一多路选择器(137, 207);以及 对应所述等效负载电容C设置的第二多路选择器(153, 212); 其中,所述第一多路选择器用于根据输入的地址信号选中相应的测试单元的等效负载 电阻R,所述第二多路选择器用于根据输入的地址信号选中相应的测试单元的等效负载电 容C。8. 如权利要求1所述的集成电路后端工艺波动检测电路,其特征在于,所述测试单元 包括设置在后端互连结构的同一金属层中的第一测试电极结构和第二测试电极结构,其 中,所述第一测试电极结构可操作地耦接所述第一开关单元,所述第二测试电极结构可操 作地耦接所述第二开关单元。9. 如权利要求8所述的集成电路后端工艺波动检测电路,其特征在于,所述第一测试 电极结构为蛇形电阻,所述第二测试电极结构为插指极板; 其中,所述插指极板包括环绕电极部分和插指电极部分,所述环绕电极部分包围所述 蛇形电阻,所述插指电极部分从所述环绕电极部分朝里延伸并插置于所述蛇形电阻的弓形 间隙之间。10. 如权利要求9所述于的集成电路后端工艺波动检测电路,其特征在于,所述蛇形电 阻的用形成弓形的横向部分以及所述插指电极部分之间等间距的排布。11. 如权利要求1所述的集成电路后端工艺波动检测电路,其特征在于,所述测试单元 包括分别设置在后端互连结构的不同金属层的第一测试电极结构和第二测试电极结构,其 中,所述第一测试电极结构可操作地耦接所述第一开关单元,所述第二测试电极结构可操 作地耦接所述第二开关单元。12. 如权利要求11所述的集成电路后端工艺波动检测电路,其特征在于,所述第一测 试电极结构为蛇形电阻,所述第二测试电极结构为梳状电极; 其中,所述梳状电极对应设置在所述蛇形电阻的上方/下方,所述梳状电极包括横置 电极部分和多个纵向电极部分,所述多个纵向电极部分基本垂直所述蛇形电阻的用于形成 弓形的横向部分。13. 如权利要求12所述的集成电路后端工艺波动检测电路,其特征在于,所述蛇形电 阻的用于形成弓形的横向部分等间距地布置,所述梳状电极的多个纵向电极部分等间距地 布置。14. 如权利要求11所述的集成电路后端工艺波动检测电路,其特征在于,所述第一测 试电极结构为蛇形电阻,所述第二测试电极结构为板状电极; 其中,所述板状电极对应设置在所述蛇形电阻的上方/下方。15. 如权利要求9或12或14所述的集成电路后端工艺波动检测电路,其特征在于,所 述蛇形电阻的第一端可操作地耦接所述第一开关单元,所述蛇形电阻的第二端耦接一个或 多个外部输入信号。16. 如权利要求5所述的集成电路后端工艺波动检测电路,其特征在于,所述第一开关 单元(S2)、第三开关单元(S1)和第四开关单元(S4)断开、所述第二开关单元(S3)接通时, 所述检测电路用来检测所述测试单元的等效负载电容C的相对随机波动。17. 如权利要求5所述的集成电路后端工艺波动检测电路,其特征在于,所述第一开关 单元(S2)、第二开关单元(S3)和第三开关单元(S1)断开、所述第四开关单元(S4)接通时, 所述检测电路用来检测所述测试单元的等效负载电容C的绝对随机波动。18. 如权利要求5所述的集成电路后端工艺波动检测电路,其特征在于,所述第一开关 单元(S2)、第三开关单元(S1)和第四开关单元(S4)接通、所述第二开关单元(S3)断开时, 所述检测电路用来检测所述测试单元的等效负载电阻R的相对随机波动。19. 如权利要求5所述的集成电路后端工艺波动检测电路,其特征在于,所述第一开关 单元(S2)、第三开关单元(S1)和第二开关单元(S3)断开、所述第四开关单元(S4)接通时, 所述检测电路用来检测所述测试单元的等效负载电阻R的绝对随机波动。20. 一种集成电路后端工艺波动检测电路,包括: 压控振荡器,其包括环形振荡器以及流控MOS管,所述环形振荡器的环路中设置偶数 级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控MOS管的栅端的电 压以使其工作于亚阈值区、进而控制流经与该流控M0S管串联连接的电流驱动型CMOS反相 器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频率; 其特征在于,该检测电路还包括: 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元至少包 括:反映所述集成电路后端工艺波动中的至少部分电阻波动的等效负载电阻R ; 其中,所述等效负载电阻R通过耦接所述流控M0S管的栅端来影响所述压控振荡器的 频率输出,从而单独地检测所述电阻波动。21. 一种集成电路后端工艺波动检测电路,包括: 压控振荡器,其包括环形振荡器以及流控M0S管,所述环形振荡器的环路中设置偶数 级串联的反相器以及一级电流驱动型CMOS反相器,其中,控制所述流控M0S管的栅端的电 压以使其工作于亚阈值区、进而控制流经与该流控M0S管串联连接的电流驱动型CMOS反相 器的电流,该电流驱动型CMOS反相器的输出表征所述压控振荡器的输出端的输出频率; 其特征在于,该检测电路还包括: 测试单元阵列,其包括N个测试单元,N为大于或等于2的整数,每个测试单元至少包 括:反映所述集成电路后端工艺波动中的至少部分电容波动的等效负载电容C ; 其中,所述等效负载电容C通过耦接所述压控振荡器的输出端来影响所述压控振荡器 的频率输出,从而单独地检测所述电容波动。22. -种基于权利要求1所述的电路检测集成电路后端工艺波动的方法,其特征在于, 包括步骤: 配置所述第一开关单元接通、第二开关单元断开,以单独地检测所述电阻波动;和/或 配置第二开关单元接通、第一开关单元断开,以单独地检测所述电容波动。23. 如权利要求22的检测集成电路后端工艺波动的方法,其特征在于,所述电路还包 括: 与所述第一开关单元串联耦接在一起的分压电阻(R0)和第三开关单元(S1);以及 第四开关单元(S4),该第四开关单元(S4)的第一端耦接于所述第二开关单元和所述 等效负载电容C之间,该第四开关单元(S4)的第一端用于接入外部输入信号; 其中,在所述第一开关单元接通、第二开关单元断开时,所述第三开关单元接通以使所 述分压电阻和所述等效负载电阻R形成串联的通路。24. 如权利要求23的检测集成电路后端工艺波动的方法,其特征在于,所述单独地检 测所述电容波动的步骤包括子步骤: 配置所述第一开关单元(S2)、第三开关单元(S1)和第四开关单元(S4)断开、所述第 二开关单元(S3)接通,基于所述电路来检测所述测试单元的等效负载电容C的相对随机波 动; 配置第一开关单元(S2)、第二开关单元(S3)和第三开关单元(S1)断开、所述第四开关 单元(S4)接通,基于所述电路来检测所述测试单元的等效负载电容C的绝对随机波动。25. 如权利要求24的检测集成电路后端工艺波动的方法,其特征在于,所述单独地检 测所述电容波动的步骤还包括子步骤: 基于以上所述检测等效负载电容C的相对随机波动的子步骤和所述检测等效负载电 容C的绝对随机波动的子步骤,得到所述测试单元阵列所在的某一裸片的每个测试单元的 电容随机波动,并计算出同一晶圆上的每个裸片的等效负载电容C的平均值(C_ n_fcy));以 及 对同一晶圆上的多个裸片的等效负载电容C的平均值进行统计分析,得到该晶圆的集 成电路后端工艺波动的电容的全局波动。26. 如权利要求23的检测集成电路后端工艺波动的方法,其特征在于,所述单独地检 测所述电阻波动的步骤包括子步骤: 配置所述第一开关单元(S2)、第三开关单元(S1)和第四开关单元(S4)接通、所述第 二开关单元(S3)断开,基于所述电路来检测所述测试单元的等效负载电阻R的相对随机波 动; 配置所述第一开关单元(S2)、第三开关单元(S1)和第二开关单元(S3)断开、所述第四 开关单元(S4)接通时,基于所述电路用来检测所述测试单元的等效负载电阻R的绝对随机 波动。27. 如权利要求26的检测集成电路后端工艺波动的方法,其特征在于,所述单独地检 测所述电阻波动的步骤还包括子步骤: 基于以上所述检测等效负载电阻R的相对随机波动的子步骤和所述检测等效负载电 阻R的绝对随机波动的子步骤,得到所述测试单元阵列所在的某一裸片的每个测试单元的 电阻随机波动,并计算出同一晶圆上的每个裸片的等效负载电阻R的平均值(R_ n」Xiy));以 及 对同一晶圆上的多个裸片的等效负载电阻R的平均值进行统计分析,得到该晶圆的集 成电路后端工艺波动的电阻的全局波动。28. 如权利要求22的检测集成电路后端工艺波动的方法,其特征在于,所述方法用来 检测同一金属互连层或不同金属互连层之间的工艺波动。29. -种基于权利要求1所述的电路检测集成电路后端工艺波动的方法,其特征在于, 包括步骤: 基于如权利要求24所述的方法检测所述测试单元的等效负载电容C的绝对随机波 动; 基于如权利要求26所述的方法检测所述测试单元的等效负载电阻R的绝对随机波 动; 将所述等效负载电容C的绝对随机波动对应地乘以等效负载电阻R的绝对随机波动, 得到所有测试单元的后端工艺的电阻电容(RC)随机波动。30. -种基于权利要求1所述的电路检测集成电路后端工艺波动的方法,其特征在于, 包括步骤: 基于如权利要求25所述的方法检测得到同一晶圆上的每个裸片的等效负载电容C的 平均值(C_n」x,y)); 基于如权利要求27所述的方法检测得到同一晶圆上的每个裸片的等效负载电阻R的 平均值(R_n」x,y)); 将对应的裸片的所述等效负载电容C的平均值(C_n」Xiy))乘以等效负载电阻R的平均 值(R_n」x,y)),得到每个裸片的后端结构的电阻电容(RC)的平均值(RC_ n」x,y));以及 对同一晶圆上的多个裸片的电阻电容(RC)的平均值(RC_ n」x,y))进行统计分析,得到 该晶圆的集成电路后端工艺波动的电阻电容的全局波动。
【文档编号】G01R31/28GK105842604SQ201510014939
【公开日】2016年8月10日
【申请日】2015年1月13日
【发明人】林殷茵, 李慧
【申请人】复旦大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1