用于集成电路的非常低电压和偏置的扫描测试的测试电路的制作方法
【专利摘要】本发明涉及用于集成电路的非常低电压和偏置的扫描测试的测试电路。用于具有扫描链的集成电路(IC)的测试电路包括：控制电路，用于将测试模板和时钟信号施加到扫描链，并且用于在扫描测试过程期间变化供给电压的电平。在第一测试阶段，将供给电压设置到IC的额定电压电平，同时以快的速率将测试模板移入扫描链中。以较低速率运行第二捕获阶段，并且将供给电压降低到较低的电平，使得能够观察在以额定电压运行捕获阶段时不能检测的缺陷，但是IC中的切换元件仍然正确地工作。与已知非常低的电压(VLV)扫描测试过程相比，以较高速度运行移位阶段降低总测试时间。
【专利说明】
用于集成电路的非常低电压和偏置的扫描测试的测试电路
技术领域
[0001]本发明大体上涉及测试集成电路器件，以及更具体地涉及非常低电压和偏置的扫描测试方法。
【背景技术】
[0002]集成电路(IC)器件，诸如微处理器或片上系统(SOC)器件，通常包括被布置成执行特定功能的逻辑门的复杂矩阵。这些逻辑门经常以两种并行布置而互连，一个布置用于操作，而另一个布置用于测试。将多个触发器一起链接到“扫描链”中是布置用于测试的逻辑单元的一种已知方法。这种扫描链有效地形成大移位寄存器，大移位寄存器可用来获得对处于操作的测试模式的IC器件的内部节点的接入。在这种测试模式中，通常以IC器件的额定电压电平对IC器件进行供电，并在第一扫描移位阶段，以预先选定的时钟速率将扫描测试模板移入扫描链中。然后在第二阶段，IC器件被放入正常或“捕获”模式中达一个或多个时钟周期。在第三阶段，IC器件被再次放置在扫描移位模式中，并以相同的时钟速率顺序地移出扫描链寄存器的内容(其包括测试结果)，用于与期望的输出值比较。这个三阶段测试周期通常被重复多次。
【发明内容】
[0003]已知的是:某些制造缺陷，诸如互连桥接和栅极氧化物短接，是IC器件中的早期寿命故障和可靠性问题的主要原因。然而，这些缺陷经常仍然未由以正常额定电压进行的扫描测试检测出。还已知的是:在以降低的电源电压进行的扫描测试期间，这种缺陷确实变得明显。
[0004]如今多数逻辑电路以或者1.8伏或者1.2伏的电源电压操作。然而，在低得多的电压下，仍可维持正确的逻辑操作。实际上，只要逻辑门的输出电压足以开关驱动门中的晶体管，逻辑电路将正常工作，尽管以降低的速度。因此，已开发“非常低的电压”或VLV扫描测试技术，该技术以相对低的供给电压值操作，例如通常以0.8伏。通常，还降低时钟速率，以考虑通过使用降低的供给电压电平而引入的较长传播延迟。已知的VLV扫描测试方法在整个扫描和捕获阶段维持恒定的供给电压电平和恒定的时钟频率。虽然该方法具有某些类型的故障的更佳检测的优点，但缺点是降低的测试的运行速度以及因此延长的总测试时间。例如，用降低的供给电压运行的测试可花费比以额定电压电平运行的测试长10倍的时间。随着产品质量要求提高，测试成本成为对总器件成本的更大的贡献者(通常达30%)。期望降低测试成本同时仍然保持测试质量在高水平。
[0005]因此，提供减少扫描测试方法的并且尤其是VLV扫描测试的总测试时间的方式将是有利的。
【附图说明】
[0006]通过连同附图参考优选实施例的下列描述，能够最佳地理解发明及其目的和优点，其中:
[0007]图1是根据发明实施例的用于集成电路的测试电路的示意框图；
[0008]图2是示出了用于集成电路的操作的三阶段测试模式的示例的时序图；以及
[0009]图3是根据发明实施例的示出了测试集成电路的第一方法和第二方法的简化流程图；以及
[0010]图4是根据发明实施例的示出了测试集成电路的第三方法的简化流程图。
【具体实施方式】
[0011]下面结合附图阐述的详细描述旨在作为发明的当前优选实施例的描述，并不旨在表示能够以其实施本发明的唯一形式。应当理解的是:相同或等同的功能可由旨在包含在本发明的精神和范围内的不同实施例完成。在图中，相同的标号在全文中用来指示相同的元件。此外，术语“包括”、“包含”或其任何其它变型旨在覆盖非排他性的包括，使得包括一列元件或步骤的模块、电路、器件部件、结构和方法步骤不仅包括那些元件，而且可包括未明确列出或这种模块、电路、器件部件或步骤固有的其它元件或步骤。由“包括...一个”进行的步骤或元件，在没有更多约束地情况下，不会排除存在包括该元件或步骤的额外的相同的元件或步骤。
[0012]在一个实施例中，本发明提供用于具有至少一个扫描链的IC器件的测试电路。该测试电路包括:控制单元，可操作地耦合到扫描链，用于将测试模板和时钟信号施加到扫描链，以及电压供给模块，可操作地耦合到控制单元和IC器件，用于将操作电压施加到IC器件。控制单元被布置成:在扫描移位阶段，将操作电压设置到第一电平，并将时钟信号的频率设置到第一值，而在扫描捕获阶段，将操作电压设置到不同于第一电平的第二电平，并将时钟信号的频率设置到第二值。
[0013]在另一个实施例中，本发明提供一种用于测试集成电路的方法，该集成电路具有用于接收测试模板和时钟信号的至少一个扫描链。该方法包括:在扫描移位阶段，将集成电路的操作电压设置到第一电平，并将时钟信号的频率设置到第一值，而在扫描捕获阶段，将操作电压设置到不同于第一电平的第二电平，并将时钟信号的频率设置到第二值。在一个实施例中，第二电压电平低于第一电压电平，而第二时钟频率值低于第一时钟频率值。
[0014]已经观察到:大多数扫描测试时间花在扫描移位过程上。即，将扫描模板移入扫描链寄存器中并从扫描链寄存器中移出。通常，移入或移出操作可能花费至少100个时钟周期，这取决于扫描链长度。移“入”阶段将集成电路设置到用于瞄准某些故障的某个状态。在扫描捕获阶段期间(这通常花费一个或者两个时钟周期)，恰当地发生故障检测。根据发明的一个实施例，在扫描移位期间，施加正常(额定)电压，使得可以正常(快)的速度运行扫描测试的主要部分，并且在扫描捕获阶段期间，电压供给被降低到较低的电平或者被设置到偏置模式，使得在捕获阶段，可检测所瞄准的故障。
[0015]在替代实施例中，第二电压电平高于第一电压电平。由于在包括扫描链寄存器的锁存器(或触发器)中的保持时间冲突(v1lat1n)，该替代实施例对于确定先前检测的扫描故障是否只由于扫描移位操作的故障是有用的。在一个示例中，设置第一时钟频率值和第二时钟频率值，使得捕获阶段以额定测试速度运行，而扫描移位阶段以通常的扫描移位速度运行。这两个时钟频率值可以相同或者可以不同。
[0016]现在参考图1，示出包括多个扫描链101的IC 100。扫描链通常可包括若干扫描单元。IC 100 (以及扫描链101)从电压调节器104在线102上接收第一供给电压VDD并在线103上接收第二供给电压VSS。在该实施例中VSS是接地。在一个实施例中，在IC 100中实现电压调节器104。
[0017]数字模拟转换器(DAC) 105可操作地耦合到电压调节器104，并具有在线106上向电压调节器提供参考电压的输出。DAC 105可操作地耦合到测试控制单元CTCU) 107，并在线108上接收来自T⑶107的控制信号。在一个实施例中，在T⑶107内实现DAC 105。在一些实施例中，在IC 100中实现1U107。T⑶107还可操作地耦合到电压调节器104，并在线109上提供“偏置使能”信号，以及在线110上提供“低电压测试”使能信号。TCU 107还可操作地耦合到IC 100，并提供测试扫描模板，用于为了扫描测试目的而在线111上移入扫描链101中。
[0018]T⑶107在线112上接收来自IC 100的扫描测试的结果。T⑶107还在线113上将“扫描使能”信号供应给IC 100，并且还在线114上将时钟信号供应给IC 100在一个实施例中，T⑶107在线115上向电压调节器104提供配置信号。在一个实施例中，在T⑶107中生成时钟信号，并且由T⑶107设置时钟信号的频率。在一个实施例中，T⑶107由电压调节器104供电。
[0019]IC 100可以在若干种模式中操作。一种模式是操作的正常功能模式，由此电压调节器在线102上将供给电压VDD设置到集成电路器件100的额定电压。通常，该额定电压是1.2伏。
[0020]另一个模式是操作的低电压扫描测试模式。在该模式中，T⑶107在线110上向电压调节器104有效(assert) “低电压测试使能”信号，并在线108上向DAC 105有效控制信号。后一个控制信号使得DAC 105能够为电压调节器104设置参考电压，该参考电压覆盖在正常功能模式中使用的电压调节器的内部参考电压。
[0021]低电压扫描测试模式具有三个阶段。参考图2，第一阶段201是扫描移入阶段，通过在线113上将扫描使能信号设置为逻辑HIGH值(见踪迹202)而由T⑶107通信到IC100。在该第一阶段中，TCU 107还将时钟信号(踪迹203)设置到第一频率，集成电路在线114上接收该第一频率。另外，在第一阶段201的开始和整个第一阶段201中，DAC 105和电压调节器104 —起确保VDD被设置到正常额定电压电平，例如1.2伏。在第一阶段201期间，存储在TCU 107中(或替代地，从外部测试装置(未示出)获得)的第一测试模板在线111上被移入扫描链中。这通常可以花费许多时钟周期，这取决于扫描链长度。
[0022]当已由扫描链接收包括测试模板的所有测试数据时，则测试模式在点204处移至第二阶段(参考图2)。扫描移入阶段的结束由T⑶107在线113上将扫描使能信号202设置到逻辑LOW电平而通知给IC 100。随后的第二阶段是扫描捕获阶段205，如果存在故障，其中允许集成电路对输入测试模板反应，或者如所预期或者不是。在第二阶段期间，TCU107将时钟信号203的频率设置到较低的值(与第一阶段相比)。另外，在第二 (扫描捕获)阶段期间，DAC 105 (在T⑶107的控制下)和电压调节器104 —起确保VDD被设置到降低的电压电平(例如0.8伏)。因此在通常运行一个或两个(减小的)时钟周期的扫描捕获阶段期间，以低于集成电路的额定电压但足够用于正常功能的电压电平来供电集成电路(并且足够低，以确保只能够以较低电平检测的某些故障的检测)。现在，可以检测出如果将以正常电压电平(即在本示例中以等于1.2伏的VDD)运行扫描捕获阶段将不能够被检测出的IC 100的故障。
[0023]在扫描捕获阶段205的结束时，在点206处，TCU 107将扫描使能信号202设置回逻辑HIGH值。现在进入第三阶段，这是另一个扫描移位阶段207。在该第三阶段207中，T⑶107还将时钟信号(踪迹202)设置回第一频率值。另外，在该第三阶段207的开始和整个该第三阶段207中，DAC 105和电压调节器104 —起确保VDD被设置到正常的额定电压电平，例如1.2伏。在第三阶段207期间，由IC 100对在第一阶段201期间移入的测试模板的响应被移出到TCU 107中。接收的响应包括扫描测试的结果，并且可以或者在TCU107内或者使用其它测试装置(未示出)与预期值相比较，以便检测任何故障。
[0024]在另一个实施例中，在第三阶段期间，当正移出第一测试模板的结果时，可从TCU107移入第二测试模板。
[0025]将理解的是:通常，存在稳定(settle)时间，在该稳定时间期间，电压电平在扫描和捕获阶段之间切换之后(即在点204和206处)，稳定到期望的值。在TCU 107的控制下，在扫描阶段和捕获阶段之间切换时，供应给IC 100的电压自动切换到分别用于移位和捕获的期望的电压电平。在一个实施例中，直接切换至DAC输出电平以覆盖电压调节器104的参考电压。在该实施例中，稳定时间包括DAC的稳定时间和电压调节器的稳定时间二者。在替代实施例中，DAC的输出在整个测试序列期间保持不变，并通过改变在线115上供应到电压调节器104的配置位而完成电压供给变化。在该替代实施例中，只有电压调节器104的稳定时间对电压稳定时间有贡献。
[0026]低功率微控制器产品目前是市场可获得的。这些能够在VLPR “非常低功率运行”模式中操作，在该模式中VSS (通常接地)被偏置到0.2V或0.4V而不是0V。另外，运行频率从通常的80MHz降到8MHz或4MHz，以便降低功耗。因此，在“BIAS-SCAN”模式中运行这种器件是可能的，该模式对应于VLPR模式，以便测试微控制器(或其它类似的集成电路器件)实际上是否能够以例如如上所提及的8MHz或4MHz的额定VLPR速度运行。
[0027]因此，在操作的偏置扫描测试模式的示例中，在线109上由T⑶107向电压调节器104有效偏置扫描使能信号。在扫描移位阶段中，VDD被设置到1.2伏，而VSS被设置到零。时钟频率被设置到正常扫描移位频率，例如20MHz。在扫描捕获阶段中，VDD保持在1.2伏，但VSS被偏置到0.2伏，使得与扫描移位阶段相比，操作电压被降低。另外，时钟频率被设置到与扫描移位模式相比较低的频率，例如4MHz。这些测试条件使其能够确定被测器件在VLPR模式(当VSS被偏置时)中是否能够以额定的VLPR速度(例如4MHz)操作。
[0028]现在将参考图1和描述根据发明的用于扫描测试集成电路器件的方法的第一示例。在该示例中，施加到集成电路的操作电压和时钟频率在如下的测试过程期间是变化的。在301处，进入测试模式，并且供给电压VDD被初始地设置在正常的额定电平，而VSS接地。由TCU 107设置电压调节器104的状况。在一个实施例中，可在用于扫描移位和扫描捕获的期望的电压电平之间自动切换到集成电路器件的电压供给。在302处，在正常供给电压状况下并以正常的扫描移位速度，即以正常的扫描时钟频率，将扫描模板加载到扫描链101中。(例如，对于正常操作频率可高达80MHZ的集成电路，正常的扫描移位频率通常是20MHz或30MHz)。另外，也以正常的扫描移位速度卸载对先前加载的扫描模板的响应。在303处，在切换到捕获阶段时降低VDD的电平，并且以降低的速度执行模板启动和响应捕获；即还降低时钟频率。在304处，如果确定将进行进一步的测试，则过程恢复到302。如果所有的测试完成，则过程在305处结束。
[0029]根据发明的用于扫描测试集成电路器件的方法的第二示例如同在参考图3的第一示例中的那样进行，除了:在切换到捕获阶段时，通过以小的正电压来偏置电压供给的接地参考VSS而降低操作电压(同时维持VDD的电平)。
[0030]现在将参考图4描述根据发明的实施例的用于扫描测试的方法的第三示例。该第三示例包括用于扫描链故障诊断和恢复的测试。在401处，进入测试模式，并且供给电压被初始设置在低于正常额定电压的“安全扫描移位”电压。该安全扫描移位电压被设置在这样的电平，其中预期:将进行扫描移位过程而没有任何保持时间冲突发生(即没有任何检测的故障将能够对扫描移位过程的故障有贡献)。在402处，以正常的扫描移位速度但在较低的“安全扫描移位”电压状况下将扫描模板加载到扫描链101中。另外，也以正常的扫描移位速度卸载对先前加载的扫描模板的响应。在403处，在切换到捕获阶段时，供给电压升高到正常的额定供给电压，并且以正常的捕获速度执行模板启动和响应捕获，以检测在期望的状况(电压和时钟速度)下的故障而不损害测试质量。在404处，如果确定将进行进一步的测试，则过程恢复到402。如果所有的测试完成，则过程在405处结束。如果集成电路未通过以正常扫描序列的扫描测试，但通过了该扫描序列401-405，则先前检测的故障可被识别为该故障源起于扫描移位过程中。可通过使用本文中参考图4所述的扫描测试方法安全地恢复由于扫描移位故障(由于扫描路径上的时序问题)产生的损失。可通过以不同的电压电平测试扫描链模板直到获得期望的结果，来发现安全扫描移位电压。在一个示例中，通过以不同的电压运行多个扫描链测试直到检测不到任何扫描移位故障，而确定用于第一电压电平的值。该无故障状况发生处的电压电平是安全扫描移位电压电平。
[0031 ] 如本文中所讨论的连接可以是适合于例如经由中间器件而从各个节点、单元或器件或向各个节点、单元或器件传送信号的任何类型的连接。因此，除非暗示或另有说明，连接例如可以是直接连接或间接连接。可参考是单个连接、多个连接、单向连接或双向连接来示出或描述连接。然而，不同实施例可改变连接的实现方式。例如，可使用分离的单向连接而不是双向连接，或反之亦然。另外，可用串行或以时间复周方式传送多个信号的单个连接替换多个连接。同样地，携带多个信号的单个连接可以被分离成携带这些信号的子集的各种不同的连接。因此，存在用于传送信号的许多选项。
[0032]本文中所述的信号可被设计为正或负逻辑。在负逻辑信号的情况下，信号是低电平有效，其中逻辑真状态对应于逻辑电平O。在正逻辑信号的情况下，信号是高电平有效，其中逻辑真状态对应于逻辑电平I。注意的是:本文所述的任何信号可被设计为或者负或者正的逻辑信号。因此，在替代实施例中，被描述为正逻辑信号的那些信号可被实现为负逻辑信号，而被描述为负逻辑信号的那些信号可被实现为正逻辑信号。
[0033]为了说明和描述的目的，已经呈现了本发明的优选实施例的描述，但并非旨在穷举或将本发明限制于公开的形式。本领域技术人员应当理解:可对在不脱离上述实施例的广泛的发明构思的情况下，做出对上述实施例的改变。因此理解的是:本发明并不限于公开的特定实施例，而是涵盖如由所附权利要求限定的本发明的精神和范围内的改变。
【主权项】
1.一种测试电路，用于具有至少一个扫描链的集成电路(IC)器件，该测试电路包括: 控制单元，可操作地耦合到所述至少一个扫描链，用于将测试模板和时钟信号施加到所述至少一个扫描链； 电压供给模块，可操作地耦合到所述控制单元和所述IC器件，用于将操作电压施加到所述IC器件， 其中，所述控制单元在扫描移位阶段将操作电压设置到第一电压电平，并将时钟信号的频率设置到第一频率值，并且在扫描捕获阶段，所述控制单元将所述操作电压设置到不同于所述第一电压电平的第二电压电平，并将所述时钟信号的频率设置到第二频率值。2.根据权利要求1所述的测试电路，其中，所述第二电压电平低于所述第一电压电平，而所述第二时钟频率值低于所述第一时钟频率值。3.根据权利要求1所述的测试电路，其中，所述第二电压电平高于所述第一电压电平。4.根据权利要求3所述的测试电路，其中，所述控制单元控制所述电压供给模块，以将所述第一电压电平设置到等于所述IC器件的额定电压的电压电平。5.根据权利要求4所述的测试电路，其中，所述控制单元控制所述电压供给模块，以通过正偏置所述电压供给模块的接地参考而将所述第二电压电平设置到小于所述第一电压电平的值。6.根据权利要求3所述的测试电路，其中，所述控制单元控制所述电压供给模块，以将所述第二电压电平设置到等于所述IC器件的额定电压的电压电平。7.一种用于测试集成电路IC的方法，所述集成电路包括用于接收测试模板和时钟信号的至少一个扫描链，该方法包括: 在扫描移位阶段，将所述IC的操作电压设置到第一电压电平，并将所述时钟信号的频率设置到第一频率值；以及 在扫描捕获阶段，将所述操作电压设置到不同于所述第一电压电平的第二电压电平，并将所述时钟信号的频率设置到第二频率值。8.根据权利要求7所述的方法，还包括:将所述第二电压电平设置到低于所述第一电压电平的电平，并将所述第二时钟频率值设置到低于所述第一时钟频率值的值。9.根据权利要求8所述的方法，还包括:将所述第一电压电平设置到等于所述IC的额定电压的电平。10.根据权利要求7所述的方法，还包括:将所述第二电压电平设置到高于所述第一电压电平的电平。11.根据权利要求10所述的方法，还包括:将所述第二电压电平设置到等于所述IC的额定电压的电平。12.根据权利要求10所述的方法，还包括:通过以不同电压运行多个扫描链测试直到检测不到任何扫描移位故障，而确定所述第一电压电平的值。13.根据权利要求7所述的方法，还包括: 在第一扫描移位阶段，将第一测试模板移入所述扫描链中，以及 在所述扫描捕获阶段之后的第二扫描移位阶段，将对所述第一测试模板的响应从所述扫描链移出， 其中在所述第一扫描移位阶段和第二扫描移位阶段二者期间，所述IC的操作电压被设置到所述第一电压电平，而所述时钟信号的频率被设置到所述第一频率值。14.根据权利要求13所述的方法，其中，在所述第二扫描移位阶段期间，第二测试模板被扫描到所述扫描链中。15.—种集成电路IC器件，包括: 至少一个扫描链； 测试控制单元，可操作地耦合到所述扫描链，用于将测试模板和时钟信号施加到所述扫描链；以及 电压供给模块，可操作地耦合到所述测试控制单元，用于将操作电压施加到所述扫描链， 其中，所述测试控制单元被布置成:在扫描移位阶段，将所述操作电压设置到第一电压电平，并将所述时钟信号的频率设置到第一频率值，并且在扫描捕获阶段，将所述操作电压设置到不同于所述第一电压电平的第二电压电平，并将所述时钟信号的频率设置到第二频率值。
【文档编号】G01R31/3181GK105891703SQ201410858263
【公开日】2016年8月24日
【申请日】2014年12月22日
【发明人】张旺根, 丁黄胜, 吴建舟
【申请人】飞思卡尔半导体公司