一种二次雷达发射射频组件功能测试仪装置的制造方法
【专利摘要】本发明公开了一种二次雷达发射射频组件功能测试仪装置，包括FPGA控制板和控制面板，所述FPGA控制板上包括编码信号上传电路，所述编码信号上传电路的输入端连接有数据采集卡，所述数据采集卡通过光纤固定连接在线性检波器的输入端，所述线性检波器内安装有A/D转换芯片，所述A/D转换芯片上焊接有多级电阻隔离网络：初级为隔离驱动器，所述隔离驱动器的输出端连接有数据命令信号模块，所述数据命令信号模块的输出端连接有信号调理电路，所述信号调理电路的输出端连接有基带信号控制器；所述控制面板内安装有数字信号处理器和嵌入式处理器，所述数字信号处理器的通信数据端口与嵌入式处理器相连接。
【专利说明】
一种二次雷达发射射频组件功能测试仪装置
技术领域
[0001]本发明涉及射频组件功能测试仪装置技术领域，具体为一种二次雷达发射射频组件功能测试仪装置。
【背景技术】
[0002]航管二次雷达(SecondarySurvei IlanceRadar, SSR)是二次雷达体制在航空交通管制(AirTraff icControI，ATC)系统中的具体应用，由地面询问机解码器和机载应答机两部构成的，地面询问机向目标发送询问信号，飞机上的应答设备收到询问信号后进行自动应答，完成识别过程。二次雷达技术从传统模式发展至模式S，是新一代军事敌我识别(IFF)系统和民用航空交通管制收发系统的重要技术突破，传统二次雷达的收发机的通讯使用两种模式:A模式和C模式，A模式用于飞机编码识别;C模式用于飞机高度识别，随着日益增长的空中交通运输量，使得传统的基于A/C模式二次雷达的空中交通管制系统倍感压力，同时也出现了A/C模式的固有缺陷，两台或更多台应答器回答的重叠会引起的干扰，当一台询问机受到对来自另外一台询问机的应答的干扰时，会由于过度询问导致应答器不响应，不能应付日益增加的飞机密度和随之而来的RF拥挤。
【发明内容】
[0003]针对以上问题，本发明提供了一种二次雷达发射射频组件功能测试仪装置，以测试二次雷达发射射频组件的工作状态及性能是否可靠为目的，采用大规模集成电路和软件相结合的设计方式，提出了一种新的询问、测试功能为一体的系统结构，并且使用FPGA控制器作为主控制板，构建了以硬件为核心的高速、稳定、具有开放式架构的信号询问与测试的处理系统，使得整个系统的速度提高，精确都也相应提高，可以有效解决【背景技术】中的问题。
[0004]为实现上述目的，本发明提供如下技术方案:一种二次雷达发射射频组件功能测试仪装置，包括FPGA控制板和控制面板，所述控制面板上端连接有液晶显示屏和操作按键，所述FPGA控制板上包括编码信号上传电路，所述编码信号上传电路的输入端连接有数据采集卡，所述数据采集卡通过光纤固定连接在线性检波器的输入端，所述线性检波器内安装有A/D转换芯片，所述A/D转换芯片上焊接有多级电阻隔离网络:初级为隔离驱动器，所述隔离驱动器的输出端连接有数据命令信号模块，所述数据命令信号模块的输出端连接有信号调理电路，所述信号调理电路的输出端连接有基带信号控制器;所述控制面板内安装有数字信号处理器和嵌入式处理器，所述数字信号处理器的通信数据端口与嵌入式处理器相连接，嵌入式处理器连接有数据存储器、无线射频接收器和串口通信模块。
[0005]作为本发明一种优选的技术方案，所述隔离驱动器的输入端与FPGA数据采集器的输出端相连接，FPGA数据采集器的输入端与单片机串口控制器相连接。
[0006]作为本发明一种优选的技术方案，所述数据命令信号模块包括多路电子开关和可调频率滤波器，所述多路电子开关的控制端通过缆线连接到嵌入式处理器。所述可调频率滤波器分为三个频率谱，包括1030MHz、1030MHz和1090MHz。
[0007]作为本发明一种优选的技术方案，所述信号调理电路包括恒流放大器，所述恒流放大器的输出端连接有和差信号通道电路，所述和差信号通道电路的输出端连接有模数转换器。
[0008]作为本发明一种优选的技术方案，所述基带信号控制器的输入端与模数转换器的输出端相连接，所述基带信号控制器采用以嵌入式为控制核心的数字控制芯片。
[0009]作为本发明一种优选的技术方案，所述基带信号控制器的输出端连接有无线数据发送器，所述无线数据发送器通过信号驱动电路与微控制器进行数据通信。
[0010]作为本发明一种优选的技术方案，所述串口通信模块包括RJ45网络适配器，RJ45网络适配器的输出端连接有控制界面，所述控制界面的输出端连接有虚拟显示界面。
[0011]作为本发明一种优选的技术方案，所述嵌入式处理器采用STM32内核的ARMll系列单片机，所述数字信号处理器采用TIC66X系列的处理芯片，所述数据存储器采用DDR2存储卡，所述RJ45网络适配器采用NE4100T系列的芯片。
[0012]与现有技术相比，本发明的有益效果是:该二次雷达发射射频组件功能测试仪装置，通过设置数字信号处理器控制询问器发射机和接收机的时间，通过对收发部分时间的控制，从而实现对图表提取器时间的控制，以测试二次雷达发射射频组件的工作状态及性能是否可靠为目的，采用大规模集成电路和软件相结合的设计方式，提出了一种新的询问、测试功能为一体的系统结构，对发射射频组件工作状态进行实时监测，与雷达软件显控界面相结合，组成一个以硬件为核心，软件可显控的小型系统，并且使用FPGA控制器作为主控制板，构建了以硬件为核心的高速、稳定、具有开放式架构的信号询问与测试的处理系统，使得整个系统的速度提高，精确都也相应提高，且整个装置结构简单、实用性强。
【附图说明】
[0013]图1为本发明结构不意图；
[0014]图2为本发明电路结构示意图。
[0015 ]图中:1-FPGA控制板;2 -控制面板;3-液晶显不屏;4-操作按键;5-编码彳目号上传电路;6-数据采集卡;7-线性检波器;8-A/D转换芯片;9-隔离驱动器；10-数据命令信号模块；11-信号调理电路；12-基带信号控制器；13-数字信号处理器；14-嵌入式处理器；15-数据存储器；16-无线射频接收器；17-串口通信模块；18-FPGA数据采集器；19-多路电子开关;20-可调频率滤波器;21-恒流放大器;22-和差信号通道电路;23-模数转换器;24-单片机串口控制器;25-RJ45网络适配器;26-控制界面;27-虚拟显示界面;28-无线数据发送器;29-信号驱动电路;30-微控制器。
【具体实施方式】
[0016]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0017]实施例:
[0018]请参阅图1和图2，本发明提供一种技术方案:一种二次雷达发射射频组件功能测试仪装置，包括FPGA控制板I和控制面板2，所述控制面板2上端连接有液晶显示屏3和操作按键4，所述FPGA控制板I上包括编码信号上传电路5，所述编码信号上传电路5的输入端连接有数据采集卡6，所述数据采集卡6通过光纤固定连接在线性检波器7的输入端，所述线性检波器7内安装有A/D转换芯片8，所述A/D转换芯片8上焊接有多级电阻隔离网络:初级为隔离驱动器9，所述隔离驱动器9的输入端与FPGA数据采集器18的输出端相连接，FPGA数据采集器18的输入端与单片机串口控制器24相连接，所述隔离驱动器9的输出端连接有数据命令信号模块10，所述数据命令信号模块10包括多路电子开关19和可调频率滤波器20，所述多路电子开关19的控制端通过缆线连接到嵌入式处理器14，所述可调频率滤波器20分为三个频率谱，包括1030MHz、1030MHz和1090MHz，所述数据命令信号模块10的输出端连接有信号调理电路11，所述信号调理电路11包括恒流放大器21，所述恒流放大器21的输出端连接有和差信号通道电路22，所述和差信号通道电路22的输出端连接有模数转换器23，所述信号调理电路11的输出端连接有基带信号控制器12，所述基带信号控制器12的输入端与模数转换器23的输出端相连接，所述基带信号控制器12采用以嵌入式为控制核心的数字控制芯片，所述基带信号控制器12的输出端连接有无线数据发送器28，所述无线数据发送器28通过信号驱动电路29与微控制器30进行数据通信;所述控制面板2内安装有数字信号处理器13和嵌入式处理器14，所述嵌入式处理器14采用STM32内核的ARMll系列单片机，所述数字信号处理器13采用TIC66X系列的处理芯片，所述数据存储器15采用DDR2存储卡，所述RJ45网络适配器25采用NE4100T系列的芯片，所述数字信号处理器13的通信数据端口与嵌入式处理器14相连接，嵌入式处理器14连接有数据存储器15、无线射频接收器16和串口通信模块17，所述串口通信模块17包括RJ45网络适配器25，RJ45网络适配器25的输出端连接有控制界面26，所述控制界面26的输出端连接有虚拟显示界面27。
[0019]本发明采用使用FPGA控制板作为数据处理的重要模块，功能为通过双向I/O接收控制命令，进行模式编码，选择模式脉冲对信号输出；通过双向I/o接收脉冲宽度调整数据，对询问脉冲宽度进行调整;产生发射射频组件调制所需的控制信号AM等;接收询问触发数据，产生内部触发;接收A/D转换数据，并通过I/O 口发送给单片机CPU;接收S模式控制命令和数据，按要求进行编码，选择S模式编码信号输出；根据编码内容，进行S模式CRC多项式校验码电路设计，生成DPSK调相控制信号等，其中采样信号如图2所示。
[0020]本发明采用的RJ45网络适配器，利用NE4100T芯片模块实现软件与硬件之间的网络通信，完成网络信号和串口信号传输的相互转换。
[0021]本发明采用的隔离驱动器，主要用来完成信号电平之间的匹配，驱动电路模块完成信号的放大驱动能。
[0022]本发明的工作原理:该二次雷达发射射频组件功能测试仪装置，通过设置数字信号处理器控制询问器发射机和接收机的时间，通过对收发部分时间的控制，从而实现对图表提取器时间的控制，以测试二次雷达发射射频组件的工作状态及性能是否可靠为目的，采用大规模集成电路和软件相结合的设计方式，提出了一种新的询问、测试功能为一体的系统结构，对发射射频组件工作状态进行实时监测，与雷达软件显控界面相结合，组成一个以硬件为核心，软件可显控的小型系统，并且使用FPGA控制器作为主控制板，构建了以硬件为核心的高速、稳定、具有开放式架构的信号询问与测试的处理系统，使得整个系统的速度提高，精确都也相应提高，且整个装置结构简单、实用性强。
[0023]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种二次雷达发射射频组件功能测试仪装置，包括FPGA控制板(I)和控制面板(2)，所述控制面板(2)上端连接有液晶显示屏(3)和操作按键(4)，其特征在于:所述FPGA控制板(I)上包括编码信号上传电路(5)，所述编码信号上传电路(5)的输入端连接有数据采集卡(6)，所述数据采集卡(6)通过光纤固定连接在线性检波器(7)的输入端，所述线性检波器(7)内安装有A/D转换芯片(8)，所述A/D转换芯片(8)上焊接有多级电阻隔离网络:初级为隔离驱动器(9)，所述隔离驱动器(9)的输出端连接有数据命令信号模块(10)，所述数据命令信号模块(10)的输出端连接有信号调理电路(11)，所述信号调理电路(11)的输出端连接有基带信号控制器(12);所述控制面板(2)内安装有数字信号处理器(13)和嵌入式处理器(14)，所述数字信号处理器(13)的通信数据端口与嵌入式处理器(14)相连接，嵌入式处理器(14)连接有数据存储器(15)、无线射频接收器(16)和串口通信模块(17)。2.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述隔离驱动器(9)的输入端与FPGA数据采集器(18)的输出端相连接，FPGA数据采集器(18)的输入端与单片机串口控制器(24)相连接。3.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述数据命令信号模块(10)包括多路电子开关(19)和可调频率滤波器(20)，所述多路电子开关(19)的控制端通过缆线连接到嵌入式处理器(14)。所述可调频率滤波器(20)分为三个频率谱，包括 1030MHz、1030MHz 和 1090MHz。4.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述信号调理电路(11)包括恒流放大器(21)，所述恒流放大器(21)的输出端连接有和差信号通道电路(22)，所述和差信号通道电路(22)的输出端连接有模数转换器(23)。5.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述基带信号控制器(12)的输入端与模数转换器(23)的输出端相连接，所述基带信号控制器(12)采用以嵌入式为控制核心的数字控制芯片。6.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述基带信号控制器(12)的输出端连接有无线数据发送器(28)，所述无线数据发送器(28)通过信号驱动电路(29)与微控制器(30)进行数据通信。7.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述串口通信模块(17)包括RJ45网络适配器(25)，RJ45网络适配器(25)的输出端连接有控制界面(26)，所述控制界面(26)的输出端连接有虚拟显示界面(27)。8.根据权利要求1所述的一种二次雷达发射射频组件功能测试仪装置，其特征在于:所述嵌入式处理器(14)采用STM32内核的ARMll系列单片机，所述数字信号处理器(13)采用TIC66X系列的处理芯片，所述数据存储器(15)采用DDR2存储卡，所述RJ45网络适配器(25)采用NE4100T系列的芯片。
【文档编号】G01S7/40GK105938191SQ201610473512
【公开日】2016年9月14日
【申请日】2016年6月27日
【发明人】宋琪, 陈之典, 王威, 邓禹, 陈坤, 舒航, 邓松林
【申请人】芜湖航飞科技股份有限公司