一种用于航电系统l波段设备测试的中频信号产生装置的制造方法

一种用于航电系统l波段设备测试的中频信号产生装置的制造方法
【专利摘要】本发明公开了一种用于航电系统L波段设备测试的中频信号产生装置，利用一个基于USB接口的加载控制单元、一个基于非易失性存储器的配置流存储单元、一个基于两片FPGA可编程逻辑器件的数字调制单元和一个数模转换单元产生中频信号。同时，对测试所需的复合调制中频信号产生的流程进行两级分解，由两片FPGA协同处理。在实际测试应用中，加载控制单元对一次调制模块和二次调制模块的功能执行代码即FPGA执行代码进行动态加载，能够在工作条件下快速改变FPGA逻辑功能，输出满足测试需求的不同类型的L波段设备中频测试信号。本发明具有响应速度快，产生中频信号波形多样、控制方便灵活、成本低以及体积小等优点，结合L波段射频信号模块，能够方便地与其它测试测量仪器共同搭建测试平台和自动测试系统。
【专利说明】
一种用于航电系统L波段设备测试的中频信号产生装置
技术领域
[0001] 本发明属于测试信号产生技术领域，更为具体地讲，涉及一种用于机载综合模块 化航电系统L波段设备内外场测试过程中的中频信号产生装置。
【背景技术】
[0002] 机载航空电子系统，也可简称为航电系统，在各类固定翼及旋翼飞机起飞、航行及 降落等各个阶段均需要使用，其功能可划分通信、导航、监视识别等几个大的类，涉及到地 空通信、气象探测、绝对及相对高度测量、空中交通管制、空中防撞等具体功能项。
[0003] 随着技术的不断发展和需求的不断提高，航电系统也由最初的独立化航电系统逐 渐演进为目前的新一代综合模块化航电系统。综合模块化航电系统由多个具有相同硬件架 构的通用射频微波前端模块和中频信号处理模块构成，机载计算机根据不同的飞行任务或 飞行不同阶段的任务需要，通过任务管理器动态的加载执行代码到各个通用模块，从而实 现不同的功能。此外，当其中执行某一项功能的模块出现故障时，机载计算机可根据设备及 任务优先级的需要，将功能执行代码加载到冗余备份模块，或者将低优先级的通用模块进 行功能移出及重载，从而维持整个航电系统的基本功能，尽可能保证飞行任务的顺利完成。 而在综合模块化航电系统的日常维护过程中，只需要替换通用模块即可快速排除故障，从 而减小维护时间，提高保障效率。
[0004] 航电系统的不断发展，对航电系统设备的测试也提出了更高的要求。早期对航电 系统设备的测试通常有两种方式，第一种是设计及研制专用的测试仪器或系统，用来完成 对某个航电系统设备一项或多项功能指标的测试。第二种是利用频率计、功率计、数字示波 器、任意波形发生器及频谱分析仪等台式或模块化通用仪器，结合部分定制功能硬件板卡 搭建自动测试系统来实现。随着新一代综合模块化航电系统的研制和装备，对其系统设备 进行外场测试维护及内场维修，也提出了新的需求。测试测量仪器需要具有智能性和复用 性，通过单个或较少量的测试仪器设备就能实现对具有能完成多种功能通用模块的测试。 [0005]以机载综合模块化航电系统中的L波段设备为例，该波段设备由多个通用射频信 号模块和多个通用中频信号模块组成，承载的功能包括空中交通管制（ATC)，塔康导航 (TACAN)，空中防撞(TCAS)，自动相关监视(ADSB)等。上述功能系统虽然都工作在L波段，但 工作体制以及信号的频点、收发功率、调制方式、带宽都存在很大的差异。ATC系统使用到的 S模式询问信号采用幅移键控(ASK)、脉冲位置调制(PPM)以及差分相移键控(DPSK)复合调 制，信号带宽8MHz。而TACAN信标采用双模拟调幅(AM)和PPM复合调制，信号带宽3MHz。信号 波形表达式如（1)所示。
[0006]
[0007]上式中，an取值0或1，代表编码信息位脉冲的有无 ;bk为相对码，由前一个码元与当 前编码的绝对码进行异或操作后得到;Ts为PPM调制码元周期，其宽度为0.8us; Tb为DPSK调 制码元周期，其宽度为0.25us Jam为TACAN信号外包络15Hz AM调制频率;AO为直流分量;A1、 A2分别为两路AM包络调制系数;pr为基准脉冲编码;TP为码元周期，其宽度为3.5u S(3f。为载 波频率，TACAN系统载波频率范围962~121310^，步进11取^1'(：系统载波频率固定为 1030MHz或1090ΜΗ Ζ(3(1)式中两个基本信号表达式，还需要进行脉冲边沿的成形滤波，限制 信号带宽，避免对同频其它设备信号产生干扰及影响。
[0008] 对上述航电系统设备进行测试，需要产生测试信号送入被测的航电系统设备 (DUT)，再根据DUT对测试激励的响应情况，判断航电系统设备各项功能及指标是否正常。目 前的专用测试仪器以及自动测试系统，只能产生单一类型测试信号，不能很好的满足测试 需要。因此，如何较为快捷、灵活地产生多类型中频信号应用于航电系统L波段设备内外场 各项功能及指标测试中，具有十分重要的工程应用价值。

【发明内容】

[0009] 本发明的目的在于克服现有航电系统L波段设备测试过程中，用于测试的中频信 号产生方式的不足，提供一种用于航电系统L波段设备测试的中频信号产生装置，以实现快 捷、灵活地产生多类型中频信号，并应用于航电系统L波段设备内外场各项功能及指标测试 中。
[0010] 为实现上述发明目的，本发明用于航电系统L波段设备测试的中频信号产生装置 提出了一种基于可编程逻辑器件(FPGA)，采用直接数字合成(DDS)技术、片内数字调制技术 的中频信号产生方式，利用基于USB接口的通讯控制及动态加载控制方法，在同一个硬件平 台上，可根据被测L波段设备的类型及测试需要，动态的加载不同的FPGA执行代码，从而产 生相应的复合调制中频信号，配合射频信号模块和其它测试仪器，完成对航电系统L波段设 备的功能及指标测试，满足航电系统L波段设备的研制、生产、测试和日常维护保障的需要。
[0011] 本发明用于航电系统L波段设备测试的中频信号产生装置，其特征在于，包括加载 控制单元、配置流存储单元、数字调制单元以及数模转换单元；
[0012] 加载控制单元用于与上位机进行通信，接收上位机控制软件发出的各种命令，并 将命令执行的状态信息返回到上位计算机；
[0013] 上位机发出的命令类型分为三种，第一种为存储更新命令，加载控制单元收到该 命令后，接收上位机发出的FPGA执行代码，并将FPGA执行代码存储到配置流存储单元的该 命令指定存储页面中，或者将收到的FPGA执行代码替换该命令指定存储页面中存储的FPGA 执行代码，从而实现配置流存储单元中FPGA执行代码的更新升级;第二种命令为动态加载 命令，加载控制单元根据上位机的动态加载命令读取配置流存储单元中该命令指定存储页 面的FPGA执行代码，并通过配置端口对数字调制单元的FPGA执行代码进行动态加载或更 新，对其内部的可编程资源进行重新配置，从而实现不同的功能，产生不同类型的L波段设 备测试所需的中频信号；第三种命令为信号配置命令，该命令的内容为中频信号产生所需 的参数信息，加载控制单元将收到的参数信息进行协议转换后直接转发到数字调制单元， 由后者产生数模转换单元所需的数据，从而产生相应的中频信号输出；每一种命令执行完 成后，都通过对应的地址端口返回状态信息。
[0014] 配置流存储单元由铁电存储器(FRAM)或闪速(Flash)存储器这一类非易失性存储 器组成，非易失性存储器中的数据不会在断电的情况下丢失;配置流存储单元分为多个存 储页面，分别用于存储数字调制单元所需的不同功能的FPGA执行代码;加载控制单元通过 地址寻址，对不同存储页面的FPGA执行代码进行读、写以及擦除等操作；
[0015] 数字调制单元由一次调制模块和二次调制模块两部分组成，两个组成模块均基于 FPGA可编程逻辑器件实现，两个组成模块间通过一组并行数据总线和一组控制总线连接； 一次调制模块首先通过DDS方法产生中频信号的基带数据，再根据中频信号的特征进行第 一级数字调制，得到调制数据，将调制数据通过并行总线送到二次调制模块;二次调制模块 一方面根据中频信号的类型对送入的调制数据再次调制，另一方面根据中频信号的带宽要 求对调制脉冲边沿进行成形滤波处理，产生最终调制信号的波形数据;最后，将波形数据按 照数模转换单元数据格式的要求进行转换后输出；
[0016] 数模转换单元由高速数模转换器DAC及其外围电路组成，通过数字调制单元进行 初始化和参数配置，配置完成后再将输入的波形数据转换为中频信号输出。
[0017] 本发明的目的是这样实现的：
[0018] 本发明用于航电系统L波段设备测试的中频信号产生装置，利用FPGA器件高集成 度、高工作频率、内部资源丰富、并行处理能力强的特点，结合新一代综合模块化航电系统 设备测试中，L波段中频信号产生的需求，创造性利用一个基于USB接口的加载控制单元、一 个基于非易失性存储器的配置流存储单元、一个基于两片FPGA可编程逻辑器件的数字调制 单元和一个数模转换单元产生中频信号。同时，对测试所需的复合调制中频信号产生的流 程进行两级分解，由两片FPGA协同处理。在实际测试应用中，加载控制单元对两片FPGA可编 程逻辑器件即一次调制模块和二次调制模块的功能执行代码即FPGA执行代码进行动态加 载，能够在工作条件下快速改变FPGA逻辑功能，输出满足测试需求的不同类型的L波段设备 中频信号。相比较于传统的测试用中频信号产生装置，本发明具有响应速度快，产生中频信 号波形多样、控制方便灵活、成本低以及体积小等优点，结合L波段射频信号模块，能够方便 地与其它测试测量仪器共同搭建测试平台和自动测试系统。
【附图说明】
[0019] 图1是本发明用于航电系统L波段设备测试的中频信号产生装置一种具体实施方 式原理图；
[0020]图2是本发明用于航电系统L波段设备测试的中频信号产生装置一种具体实施方 式下的工作流程图；
[0021 ]图3是图1中所示数字调制单元在产生TACAN中频信号时，FPGA执行代码加载后的 功能框图；
[0022]图4是图3所示数字调制单元产生的TACAN中频信号的波形图；
[0023] 图5是图1中所示数字调制单元在产生ATC中频信号时，FPGA执行代码加载后的功 能框图；
[0024] 图6是图5所示数字调制单元产生的ATC中频信号的波形图。
【具体实施方式】
[0025] 下面结合附图对本发明的【具体实施方式】进行描述，以便本领域的技术人员更好地 理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许 会淡化本发明的主要内容时，这些描述在这里将被忽略。
[0026] 图1是本发明用于航电系统L波段设备测试的中频信号产生装置一种具体实施方 式原理图；
[0027] 在本实施例中，如图1所示，本发明用于航电系统L波段设备测试的中频信号产生 装置由加载控制单元1、配置流存储单元2、数字调制单元3以及数模转换单元4四个部分组 成。加载控制单元1的10端口分为总线端口、数据操作端口以及配置端口，分别对应上位机 (也可称之为上位计算机）、配置流存储单元2以及数字调制单元3。
[0028] 其中，总线端口基于USB总线设计，通过该端口与上位机进行通信，接收上位机发 出的存储更新、动态加载以及信号配置等三种命令。三种命令分别对应三个地址空间，加载 控制单元1根据不同地址空间区分命令的类型，进行相应的操作。
[0029] 加载控制单元1的数据操作端口通过数据总线、地址总线和三条控制线与配置流 存储单元2连接。地址总线宽度由存储单元容量决定，加载控制单元1通过地址总线进行页 面数据寻址。控制线为片选(CE)、输出使能(0E)和写使能(WE)，通过控制线对配置流存储单 元2数据进行读写操作。数据总线为8位固定宽度的双向端口，在执行存储更新命令时，FPGA 执行代码从加载控制单元1写入到配置流存储单元2的指定存储页面即存储或替换FPGA执 行代码，从而实现配置流存储单元中FPGA执行代码的更新升级。而在执行动态加载命令时， FPGA执行代码则从配置流存储单元2中该命令指定存储页面读出到加载控制单元1，由加载 控制单元1通过配置端口对数字调制单元的FPGA执行代码进行动态加载或更新，即对数字 调制单元3中两片FPGA的查找表(LUT)、存储器和数字信号处理(DSP)资源进行功能的动态 加载，对其内部的可编程资源进行重新配置，从而实现不同的功能，产生不同类型的L波段 设备测试所需的中频信号。
[0030] 配置端口由连接到数字调制单元3的配置线以及3条控制线组成。FPGA执行代码通 过加载控制单元1从配置流存储单元2中读出，再按照给定的时序由配置线送入数字调制单 元3,完成数字调制单元功能的重载，从而实现不同的功能，产生不同类型的L波段设备测试 所需的中频信号。在执行信号配置命令时，加载控制单元1通过控制线与数字调制单元3进 行通信。控制线由Tx、Rx和CS组成，基于19200bps速率的异步串行通行协议。Tx将上位机送 入的波形控制数据转发至数字调制单元3,而数字调制单元返回的状态及寄存器信息则由 Rx送入加载控制单元1后转发至上位计算机，CS则用于两片FPGA即一次调制模块和二次调 制模块收发数据的片选。
[0031] 在本实施例中，配置流存储单元2为NOR Flash存储器，划分为η个存储页面。在本 实施例中，共划分为12个存储页面，每个页面大小为4Mbit。奇数编号存储页面用于存储一 次调制模块的FPGA执行代码，偶数编号存储页面用于存储二次调制模块的FPGA执行代码。 因此，理论上配置流存储单元2具有36种全功能动态加载策略。在实际应用过程中，由于中 频信号产生过程中数据处理流程的相关性，执行代码为一对一强相关，产生6类信号，实现 对目前航电系统L波段设备测试中频信号产生的全功能覆盖。
[0032] 图2是本发明用于航电系统L波段设备测试的中频信号产生装置一种具体实施方 式下的工作流程图。在本实施例中，如图2所示，将本发明装置上电，并通过USB电缆连接到 上位机后等待接收命令。启动上位机软件发送命令，加载控制单元1检测三个地址端口的状 态及数据信息。若收到的是信号配置命令，加载控制单元1将收到的命令内容按8bit异步串 行通信方式进行编码，添加起始位、奇偶校验位和停止位即数据格式转换后通过Tx直接转 发至数字调制单元3。若收到的不是信号配置命令，则先根据上位机发送命令的地址对配置 流存储单元2进行寻址，再判断是否为动态加载命令。若为真，则读取该命令指定存储页面 (寻址页面)的FPGA执行代码，再将FPGA执行代码按配置时序发往数字调制单元3,加载FPGA 执行代码到数据调制单元3。否则，收到的命令为存储更新命令，则首先读取寻址到的该命 令指定存储页面的第一个特征字节数据，判断该存储页面是否已经存在数据(此处的数据 为之前存储的FPGA执行代码），若存在数据，则执行擦除操作，再将接收到的FPGA执行代码 重新写入该存储页面;如不存在数据，则直接写入。
[0033]由（1)式可知，为了携带较多的信息，典型的L波段航电信号均为复合调制信号，此 外，由于多种设备工作在该波段，为了减少和避免不同系统间的通信干扰，信号的频谱也需 要满足相关规范。因此，对于最终发射的信号，还需要进行滤波处理。本发明中频信号产生 装置的数字调制单元，采用了两片FPGA，两片FPGA间由两组自定义总线连接。一组总线为32 位数据总线，一次调制模块通过该总线将数字调制数据传到二次调制模块。另一组为3位控 制总线，用于两级FPGA数字调制模块接收上位机发出的命令及数据，返回测试状态及信息 到上位机。
[0034] 在本实施例中，为便于绘图以及理解，选取TACAN和ATC两类不同中频信号，对数字 调制单元的FPGA执行代码动态加载以及信号产生的过程进行说明。
[0035] 在本实施例中，配置流存储器存储页面1和页面2分别用于存放TACAN中频信号产 生的一次调制模块FPGA执行代码和二次调制模块FPGA执行代码。配置流存储器页面3和页 面4则用于存放ATC中频信号产生的一次调制模块FPGA执行代码和二次调制模块FPGA执行 代码。配置流存储单元2的存储页面其它FPGA执行代码的保存方式，均按照奇数页面存放一 次调制模块的FPGA执行代码，偶数页面存放二次调制模块FPGA执行代码的规则进行。
[0036] 1、TACAN 中频信号
[0037] 当进行TACAN设备测试时，首先执行动态加载命令，加载控制单元1通过数据操作 端口中寻址存储页面1，设定片选信号CE和读使能信号0E有效，将配置流存储单元2中存储 页面1的FPGA执行代码读出，配置一次调制模块，一次调制模块在加载FPGA执行代码成功 后，通过Rx返回状态信息，加载控制单元1再次寻址存储页面2,读取配置流存储单元2中存 储页面2的FPGA执行代码用于配置二次调制模块。当数字调制单元的两片FPGA即一次、二次 调制模块的FPGA执行代码加载成功后，返回状态信息到上位机，上位机再次发送信号配置 命令，将TACAN的波道(载波频率）、方位、两路AM调制包络调制度、主辅基准脉冲等参数信息 通过加载控制单元1转发到数字调制单元3。在本实施例中，如图3所示，FPGA执行代码加载 后，一次调制模块主要包括三个DDS模块、数字加法器和数字乘法器。两个DDS模块分别用于 产生15Hz和135Hz两路数字包络，利用乘法器调整信号幅度大小，从而改变输出信号的AM调 制度。第三个DDS模块则用于产生40MHz至91MHz频率可变的载波信号。两路数字包络通过加 法器进行AM叠加，再通过乘法器与第三路DDS产生的数字载波信号相乘，得到的第一级中频 调制信号送往二次调制模块。
[0038] FPGA执行代码加载后，二次调制模块功能框图如图3所示，根据TACAN方位设定信 息，控制主辅基准脉冲以及随机填充等脉冲与AM包络特定的相位点对齐，再进行第二次调 制。在二次调制模块中，另一个主要功能是对调制脉冲边沿进行成形滤波。在本实施例中， 采用分相处理法实施，即将并行的调制数据分为四组，通过预置LUT子滤波器分别进行处 理，再将处理后的数据进行二次合成。LUT查找表的数据通过Matlab计算得到，在加载执行 代码时进行预置数。基于分相和查表处理的滤波方法，能在FPGA资源占用以及处理速度两 方面取得平衡。最终产生的TACAN中频信号波形如图4所示，从图4可以看出，本发明正确产 生了 TACAN中频信号。
[0039] 2、ATC中频信号
[0040] 当进行ATC设备测试时，同样是通过对配置流存储单元2的两次寻址，读取FPGA执 行代码及数字调制单元配置，完成执行代码的动态加载。FPGA执行代码加载后，数字调制单 元3的功能框图如图5所示。加载后，上位机发送测试配置命令，将ATC信号模式、询问应答类 型、询问应答数据等参数信息传送到数字调制单元3。在这种工作模式下，一次调制模块主 要由编码器、载波信号DDS、数字加法器和数字乘法器组成。编码器根据上位机的控制信息 产生和差两路基带脉冲信号，通过乘法器调整信号幅度，改变输出信号中主瓣和旁瓣关系 的表征。通过加法器合成ASK调制包络，载波信号DDS模块则根据询问或应答的类似，产生 40MHz和100MHz两种固定频点的数字载波，再经由乘法器进行数字调制后送往二次调制模 块。在二次调制模块中，若上位计算机设定的信号类型为S模式询问，则根据询问信息产生 一路DPSK基带调制信号，与一次调制模块送入的数字信号相乘，从而生成包括ASK，PPM和 DPSK的复合调制信号。若信号类型非S模式询问，则该编码器输出恒定的数字1，经过乘法器 的信号不会发生改变。同样，通过第二级乘法器输出的ATC数字调制信号也需要经过分相成 形滤波，由于ATC信号的带宽与TACAN信号的带宽并不一致，因此，加载的执行代码中分相子 滤波器LUT查找表的数据与TACAN信号的查找表数据也存在差异。经过成形滤波处理后的数 字调制信号进行格式转换，按照数模转换单元4的格式以及传输速率输出。最终产生的ATC 中频信号的波形如图6所示，从图6可以看出，本发明正确产生了ATC中频信号。
[0041] 中频信号产生装置的最后一个部分为数模转换单元，该单元由数模转换器DAC以 及相关的外围电路组成。根据输出中频信号频率以及奈奎斯特采样定理，结合实际设计要 求，DAC的采样速度需大于4倍输出信号最高频率。数字调制单元输出的14位并行数据被DAC 转换成模拟中频调制信号，送往后级的射频模块，从而产生最终的L波段中频信号供测试需 要。
[0042] 本发明用于航电系统L波段设备测试的中频信号产生装置通过分析L波段航电系 统设备的工作模式和信号特征，利用基于USB总线的加载控制单元与上位计算机进行通信， 根据测试的需要动态加载执行代码到可编程逻辑门阵列，产生不同类型的中频信号输出， 从而实现上电热机过程中的测试功能切换。本发明利用了两片FPGA内部丰富的各类资源进 行设计，将中频信号产生过程中的数字调制及数据处理流程分解到两片FPGA进行实施，基 于功能划分的设计实施更为便捷，效率更高，资源的丰裕度更好。基于动态加载的工作方式 使本装置具有更好的智能性和复用性。本发明具有硬件设计紧凑，资源丰富，操作简单，功 能扩充方便，成本低等优点。在实际应用中，操作人员可利用本装置产生对应DUT类型的中 频信号，配合L波段射频信号模块及其它设备共同搭建测试平台，能够满足L波段综合模块 化航电设备测试的要求，降低测试成本，提高测试效率。
[0043]尽管上面对本发明说明性的【具体实施方式】进行了描述，以便于本技术领域的技术 人员理解本发明，但应该清楚，本发明不限于【具体实施方式】的范围，对本技术领域的普通技 术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些 变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
【主权项】
1. 一种用于航电系统L波段设备测试的中频信号产生装置，其特征在于，包括加载控制 单元、配置流存储单元、数字调制单元以及数模转换单元； 加载控制单元用于与上位机进行通信，接收上位机控制软件发出的各种命令，并将命 令执行的状态信息返回到上位计算机； 上位机发出的命令类型分为三种，第一种为存储更新命令，加载控制单元收到该命令 后，接收上位机发出的FPGA执行代码，并将FPGA执行代码存储到配置流存储单元的该命令 指定存储页面中，或者将收到的FPGA执行代码替换该命令指定存储页面中存储的FPGA执行 代码，从而实现配置流存储单元中FPGA执行代码的更新升级;第二种命令为动态加载命令， 加载控制单元根据上位机的动态加载命令读取配置流存储单元中该命令指定存储页面的 FPGA执行代码，并通过配置端口对数字调制单元的FPGA执行代码进行动态加载或更新，对 其内部的可编程资源进行重新配置，从而实现不同的功能，产生不同类型的L波段设备中频 测试信号;第三种命令为信号配置命令，该命令的内容为中频信号产生所需的参数信息，加 载控制单元将收到的参数信息进行协议转换后直接转发到数字调制单元，由后者产生数模 转换单元所需的数据，从而产生相应的中频信号输出；每一种命令执行完成后，都通过对应 的地址端口返回状态信息。 配置流存储单元由铁电存储器(FRAM)或闪速(Flash)存储器这一类非易失性存储器组 成，非易失性存储器中的数据不会在断电的情况下丢失;配置流存储单元分为多个存储页 面，分别用于存储数字调制单元所需的不同功能的FPGA执行代码;加载控制单元通过地址 寻址，对不同存储页面的FPGA执行代码进行读、写以及擦除等操作； 数字调制单元由一次调制模块和二次调制模块两部分组成，两个组成模块均基于FPGA 可编程逻辑器件实现，两个组成模块间通过一组并行数据总线和一组控制总线连接;一次 调制模块首先通过DDS方法产生中频信号的基带数据，再根据中频信号的特征进行第一级 数字调制，得到调制数据，将调制数据通过并行总线送到二次调制模块;二次调制模块一方 面根据中频信号的类型对送入的调制数据再次调制，另一方面根据中频信号的带宽要求对 调制脉冲边沿进行成形滤波处理，产生最终调制信号的波形数据;最后，将波形数据按照数 模转换单元数据格式的要求进行转换后输出； 数模转换单元由高速数模转换器DAC及其外围电路组成，通过数字调制单元进行初始 化和参数配置，配置完成后再将输入的波形数据转换为中频信号输出。2. 根据权利要求1所述的中频信号产生装置，其特征在于，所述加载控制单元的10端口 分为总线端口、数据操作端口以及配置端口，分别对应上位机(也可称之为上位计算机）、配 置流存储单元以及数字调制单元;其中，总线端口基于USB总线设计，通过该端口与上位机 进行通信，接收上位机发出的存储更新、动态加载以及信号配置等三种命令。三种命令分别 对应三个地址空间，加载控制单元根据不同地址空间区分命令的类型，进行相应的操作;加 载控制单元的数据操作端口通过数据总线、地址总线和三条控制线与配置流存储单元连 接;配置端口由连接到数字调制单元的配置线以及3条控制线组成，FPGA执行代码通过加载 控制单元从配置流存储单元中读出，再按照给定的时序由配置线送入数字调制单元，完成 数字调制单元功能的重载，从而实现不同的功能，产生不同类型的L波段设备测试所需的中 频信号。3. 根据权利要求1所述的中频信号产生装置，其特征在于，其工作流程为： 上电后，通过USB电缆连接到上位机后等待接收命令； 启动上位机软件发送命令，加载控制单元检测三个地址端口的状态及数据信息； 若收到的是信号配置命令，加载控制单元将收到的命令内容按8bit异步串行通信方式 进行编码，添加起始位、奇偶校验位和停止位即数据格式转换后通过Tx直接转发至数字调 制单元； 若收到的不是信号配置命令，则先根据上位机发送命令的地址对配置流存储单元进行 寻址，再判断是否为动态加载命令;若为真，则读取该命令指定存储页面(寻址页面)的FPGA 执行代码，再将FPGA执行代码按配置时序发往数字调制单元，加载FPGA执行代码到数据调 制单元;否则，收到的命令为存储更新命令，则首先读取寻址到的该命令指定存储页面的第 一个特征字节数据，判断该存储页面是否已经存在数据(此处的数据为之前存储的FPGA执 行代码），若存在数据，则执行擦除操作，再将接收到的FPGA执行代码重新写入该存储页面； 如不存在数据，则直接写入。
【文档编号】G01R1/00GK105974231SQ201610304244
【公开日】2016年9月28日
【申请日】2016年5月10日
【发明人】张朋, 李力, 黄建国, 兰京川, 胡学海, 张治国
【申请人】电子科技大学