一种数字示波器探头自动适配的电路及方法

文档序号:10652464阅读:414来源:国知局
一种数字示波器探头自动适配的电路及方法
【专利摘要】本发明公开了一种数字示波器探头自动适配的电路及方法,具体涉及测试技术领域。其解决了现有的示波器不能自动适配有源探头或者无源探头,针对不同的探头,用户需要手动设置示波器的输入阻抗和探头系数,一旦阻抗不匹配或者设置错误,容易造成测试波形失真或无法测试到正确的波形的不足。该数字示波器探头自动适配的电路,包括FPGA、示波器探头接口电路和连接器,示波器探头接口电路包括第一管脚、第二管脚、第三管脚、第四管脚、第五管脚、第六管脚、第七管脚、第八管脚和第九管脚,其中,第五管脚连接无源探头适配电路,第七管脚连接有源探头适配电路。
【专利说明】
一种数字示波器探头自动适配的电路及方法
技术领域
[0001]本发明属于测试技术领域,具体涉及一种数字示波器探头自动适配的电路及方法。
【背景技术】
[0002]数字示波器的输入阻抗有50Ω和1ΜΩ两种。当选用有源探头输入时,示波器的输入阻抗需要设置成50 Ω,一般用于中高档的宽带数字示波器。当选用高阻无源探头输入时,示波器的输入阻抗需要设置成1ΜΩ,一般用于中低档的数字示波器。如果阻抗不匹配或设置错误,测试波形会失真或者无法测试到正确的波形。
[0003]国内的示波器定位于中低档的示波器市场,带宽一般在IGHz以下,多数采用无源探头的输入方式,一般不支持有源探头,因此,示波器的输入端一般没有探头的自动识别和适配电路。用户使用无源探头时,需要手动的设置示波器的输入阻抗和探头系
[0004]现有的技术方案不支持有源探头,只支持无源探头的输入。用户需要手动的设置示波器的输入阻抗和探头系数。如果阻抗不匹配或设置错误,测试波形会失真或者无法测试到正确的波形。不支持偏置电压的调节和零点的校准。

【发明内容】

[0005]本发明的目的是针对现有的示波器不能自动适配有源探头或者无源探头,针对不同的探头,用户需要手动设置示波器的输入阻抗和探头系数,一旦阻抗不匹配或者设置错误,容易造成测试波形失真或无法测试到正确的波形的不足,提出了一种能够自动识别有源探头或无源探头,同时根据探头的类型自动匹配示波器的输入阻抗和探头的衰减系数的一种数字示波器探头自动适配的电路及方法。
[0006]本发明具体采用如下技术方案:
[0007]一种数字示波器探头自动适配的电路,包括FPGA、示波器探头接口电路和连接器,所述示波器探头接口电路包括第一管脚、第二管脚、第三管脚、第四管脚、第五管脚、第六管脚、第七管脚、第八管脚和第九管脚,所述第一管脚、第二管脚、第八管脚和第九管脚分别连接稳压器电路,第三管脚连接基准电压源电路,第五管脚连接无源探头适配电路,第七管脚连接有源探头适配电路,无源探头适配电路、有源探头适配电路、基准电压源电路、第四管脚、第六管脚均与FPGA相互连接。
[0008]优选地,所述基准电压源电路包括依次连接的基准电压源、模数转换器模拟芯片和运算放大器,基准电压源电路输出的电压范围为-4V?+4V。
[0009]优选地,所述第四管脚为I2C总线的数据管脚。
[0010]优选地,所述第六管脚为12C总线的时钟管脚。
[0011 ] 优选地,所述FPGA包括中央控制单元和与中央控制单元相连的无源探头识别模块、有源探头识别模块、偏置电压采集模块和数模转换器控制模块。
[0012]—种数字示波器探头自动适配的方法,采用如上所述的一种数字示波器探头自动适配的电路,包括以下步骤:
[0013]步骤一:将数字示波器的探头接入数字示波器探头自动适配的电路;
[0014]步骤二:当检测到无源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的无源探头识别模块每2秒钟定时查询一次无源探头适配电路的输入端,若检测到低电平,则表示无源探头接入,中央控制单元自动将数字示波器的输入阻抗设置为1ΜΩ,探头系数设置为10:1;
[0015]步骤三:当检测到有源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的有源探头识别模块每2秒钟定时查询一次有源探头适配电路的输入端,若检测到低电平,则表示有源探头接入,中央控制单元通过I2C总线读取有源探头中存储的信息,中央控制单元根据读取的有源探头信息,将数字示波器的阻抗设置为50 Ω,将有源探头的衰减系数设置为10:1、1:1或100:1,同时中央控制单元通过数模转换器控制模块控制基准电压源电路对有源探头进行零点的自动校准。
[0016]本发明具有的有益效果是:该数字示波器探头自动适配的电路能够自动的识别探头是有源探头还是无源探头,同时根据探头的类型自动匹配示波器的输入阻抗和探头的衰减系数,该过程不需要用户来干预,直接由示波器本身自动完成;如果探头被识别是有源探头,那么会自动通知用户是否进行偏置电压零点的自动校准,若用户接受校零,则示波器自动完成电压的零点校准。探头自动识别与适配电路的设计,使示波器的操作更简单,且不易出现设置错误,防止出现因探头的设置错误而导致的波形测量失真或测试结果错误,提高了测试的准确性和有效性。
【附图说明】
[0017]图1为该数字示波器探头自动适配的电路框图;
[0018]图2为无源探头原理框图;
[0019]图3为有源探头原理框图;
[0020]图4为有源探头适配流程图。
【具体实施方式】
[0021]下面结合附图和具体实施例对本发明的【具体实施方式】做进一步说明:
[0022]如图1所示,一种数字示波器探头自动适配的电路,包括FPGA、示波器探头接口电路和连接器,示波器探头接口电路包括第一管脚、第二管脚、第三管脚、第四管脚、第五管脚、第六管脚、第七管脚、第八管脚和第九管脚,第一管脚、第二管脚、第八管脚和第九管脚分别连接稳压器电路,第三管脚连接基准电压源电路,第五管脚连接无源探头适配电路,第七管脚连接有源探头适配电路,无源探头适配电路、有源探头适配电路、基准电压源电路、第四管脚、第六管脚均与FPGA相互连接。其中,FPGA为现场可编程门阵列。
[0023]基准电压源电路包括依次连接的基准电压源、模数转换器模拟芯片和运算放大器,基准电压源电路输出的电压范围为-4V?+4V。
[0024]第四管脚为12C总线的数据管脚,第六管脚为12C总线的时钟管脚。
[0025]FPGA包括中央控制单元和与中央控制单元相连的无源探头识别模块、有源探头识别模块、偏置电压采集模块和数模转换器控制模块。
[0026]—种数字示波器探头自动适配的方法,采用如上所述的一种数字示波器探头自动适配的电路,包括以下步骤:
[0027]步骤一:将数字示波器的探头接入数字示波器探头自动适配的电路;
[0028]步骤二:当检测到无源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的无源探头识别模块每2秒钟定时查询一次无源探头适配电路的输入端,若检测到低电平,则表示无源探头接入,中央控制单元自动将数字示波器的输入阻抗设置为1ΜΩ,探头系数设置为10:1;
[0029]步骤三:当检测到有源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的有源探头识别模块每2秒钟定时查询一次有源探头适配电路的输入端,若检测到低电平,则表示有源探头接入,中央控制单元通过I2C总线读取有源探头中存储的信息,中央控制单元根据读取的有源探头信息,将数字示波器的阻抗设置为50 Ω,将有源探头的衰减系数设置为10:1、1:1或100:1,同时中央控制单元通过数模转换器控制模块控制基准电压源电路对有源探头进行零点的自动校准。
[0030]如图2所示,无源探头的输出包括信号输出和接入端输出2个信号。信号输出与图1中的BNC(U13)相连,表示被测信号由探头输入到示波器的通道。接入端输出与U12的第五管脚(5)相连,表示无源探头接入。图1中Rl为10k Ω的电路,R2为500k Ω的电阻。当示波器无源探头未接入时,U12的第五管脚(5)为悬空状态,此时图中Pl点的电压为3.3V*500/(100+500) = 2.75¥,满足741^(:1632(1]7)输入高电平的要求,输出3.3¥的高电平送到乂0631^451'-2FGG484C(U8)。当示波器无源探头接入时,图2中的R6(10kQ )与Rl(100kQ )、R2(500kQ )重新分压计算。根据电阻并联公式计算出R6与R2的并联电阻Rz为9.SkQ。那么Pl点的电压值为3.3作9.8/(100+9.8)=0.3¥满足741^(:1632(1]7)输入低电平的要求,输出0¥的低电平信号送到XCeSIJMSI^FGGASACXUShXCeSUWSI^FGGASAC内部有一个无源探头识别模块,该模块每2秒钟定时查询一次U7的输出端,若检测到低电平,则表示无源探头接入,若检测到高电平,则表示无源探头未接入。当检测到无源探头接入时,U8的中央控制单元自动将示波器的输入阻抗设置为1ΜΩ,探头系数设置为10:1。
[0031]如图3、4所示,有源探头包括RC网络电路、放大器电路、EEROM存储电路、探头接入端电路等组成。RC网络电路主要用于输入阻抗的适配和补偿,以满足放大器U15的输入要求。放大器电路主要实现输入阻抗的变换,将高输入阻抗变为50 Ω传输,同时将偏置电压信号OFFSET加入到输出端,以补偿放大器带入的零点偏移,放大器的输入电压为±5乂或±12V,不同型号的有源探头,输入电压不一样。EEROM存储电路主要是I2C总线接口的存储器,用于存储有源探头的型号、衰减系数等信息。探头接入端电路主要用于有源探头的识别。
[0032]图1中的U3采用的ADI公司的微功耗,低噪声精密电压参考源ADR392,该参考源输出+4V的参考信号,送到U4的REF参考端。U4采用MAX頂公司的16位DA转换器MAX5441,用于输出0-4V的电压信号,分辨率为4V/65536,该电压信号经过放大器U5变成-4V?4V的电压信号OFFSET,放大器U5选用ADI公司的精密运算放大器AD8513 AFFSET提供给图3的有源探头偏置电压管脚。其中,MAX5441采用三线串行控制,由U8的DAC控制模块进行控制。U12探头接口电路的第四管脚、第六管脚为I2C总线的数据和时钟管脚,主要用于连接图1的U8和图3的U16进行通信,读取有源探头的EEROM中的信息。U12探头接口电路的第七管脚有源探头识别脚,用于有源探头的自动识别。下面详细介绍有源探头的识别和适配流程。
[0033]I)有源探头的设别
[0034]有源探头适配电路中,R3为10kQ的电路,R4为500kQ的电阻。当示波器有源探头未接入时,U12的第七管脚为悬空状态,此时图中P2点的电压为3.3V*500/(100+500) =2.75¥,满足741^(:1632(1]9)输入高电平的要求,输出3.3¥的高电平送到乂0631^451'-2FGG484C(U8)。当示波器有源探头接入时,图3中的R12(10kQ )与R3(100kQ )、R4(500kQ )重新分压计算。根据电阻并联公式计算出R12与R4的并联电阻Rz为9.8kQ。那么P2点的电压值为3.3作9.8/(100+9.8)=0.3¥满足741^(:1632(1]9)输入低电平的要求,输出0¥的低电平信号送到XCeSIJWSTjFGGASACXUShXCeSIJWSTjFGGASAC内部有一个有源探头识别模块,该模块每2秒钟定时查询一次U9的输出端,若检测到低电平,则表示有源探头接入,若检测到高电平,则表示有源探头未接入。
[0035]2)有源探头的信息读取
[0036]当有源探头被检测到后,FPGA中的中央控制单元通过I2C总线读取有源探头的24C04(U16)中存储信息,包括探头的型号、衰减系数等信息。中央控制单元根据读回的探头信息,将示波器的阻抗设置为50 Ω,将探头的衰减系数设置为10:1、1:1或100:1。
[0037]3)有源探头偏置的零点自动校准
[0038]图1中的U3采用的ADI公司的微功耗,低噪声精密电压参考源ADR392,该参考源输出+4V的参考信号,送到U4的REF参考端。U4采用MAX頂公司的16位DA转换器MAX5441,用于输出0-4V的电压信号,分辨率为4V/65536,该电压信号经过放大器U5变成-4V?4V的电压信号OFFSET,放大器U5选用ADI公司的精密运算放大器AD8513 AFFSET提供给图3的有源探头偏置电压管脚。其中,MAX5441采用三线串行控制,由U8的DAC控制模块进行控制。XC6SLX45T-2FGG484C(U8)中的中央控制单元通过偏置电压采集模块读取偏置电压OFFSET的电压值,若不为O,则调整MAX5441的DAC的值,直到OFFSET的电压值为O。
[0039]当然,上述说明并非是对本发明的限制,本发明也并不仅限于上述举例,本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也应属于本发明的保护范围。
【主权项】
1.一种数字示波器探头自动适配的电路,其特征在于,包括FPGA、示波器探头接口电路和连接器,所述示波器探头接口电路包括第一管脚、第二管脚、第三管脚、第四管脚、第五管脚、第六管脚、第七管脚、第八管脚和第九管脚,所述第一管脚、第二管脚、第八管脚和第九管脚分别连接稳压器电路,第三管脚连接基准电压源电路,第五管脚连接无源探头适配电路,第七管脚连接有源探头适配电路,无源探头适配电路、有源探头适配电路、基准电压源电路、第四管脚、第六管脚均与FPGA相互连接。2.如权利要求1所述的一种数字示波器探头自动适配的电路,其特征在于,所述基准电压源电路包括依次连接的基准电压源、模数转换器模拟芯片和运算放大器,基准电压源电路输出的电压范围为-4V?+4V。3.如权利要求1所述的一种数字示波器探头自动适配的电路,其特征在于,所述第四管脚为I2C总线的数据管脚。4.如权利要求1所述的一种数字示波器探头自动适配的电路,其特征在于,所述第六管脚为I2C总线的时钟管脚。5.如权利要求1所述的一种数字示波器探头自动适配的电路,其特征在于,所述FPGA包括中央控制单元和与中央控制单元相连的无源探头识别模块、有源探头识别模块、偏置电压采集模块和数模转换器控制模块。6.—种数字示波器探头自动适配的方法,采用权利要求1-5任意一项所述的一种数字示波器探头自动适配的电路,其特征在于,包括以下步骤: 步骤一:将数字示波器的探头接入数字示波器探头自动适配的电路; 步骤二:当检测到无源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的无源探头识别模块每2秒钟定时查询一次无源探头适配电路的输入端,若检测到低电平,则表示无源探头接入,中央控制单元自动将数字示波器的输入阻抗设置为1ΜΩ,探头系数设置为 10:1; 步骤三:当检测到有源探头适配电路将OV的低电平信号输送至FPGA时,FPGA内部的有源探头识别模块每2秒钟定时查询一次有源探头适配电路的输入端,若检测到低电平,则表示有源探头接入,中央控制单元通过I2C总线读取有源探头中存储的信息,中央控制单元根据读取的有源探头信息,将数字示波器的阻抗设置为50 Ω,将有源探头的衰减系数设置为10:1,1:1或100:1,同时中央控制单元通过数模转换器控制模块控制基准电压源电路对有源探头进行零点的自动校准。
【文档编号】G01R13/02GK106018909SQ201610322183
【公开日】2016年10月12日
【申请日】2016年5月16日
【发明人】刘洪庆, 向前, 刘永, 刘纪龙, 王啸
【申请人】中国电子科技集团公司第四十研究所, 中国电子科技集团公司第四十一研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1