一种信号间相位差为0到2π的自动数字鉴相电路及系统的制作方法
【专利摘要】一种信号间相位差为0到2π的自动数字鉴相电路，用于检测谐波信号Sm与谐波信号Sr之间的相位差。该电路包括比较整形电路、检测电路和JK触发器；所述比较整形电路用于将两路原始谐波信号Sm和谐波信号Sr整形为同频同相位的方波信号Qm和方波信号Qr，并将所述方波信号Qm和方波信号Qr传输至所述JK触发器的K输入端和J输入端；所述JK触发器用于输出所述方波信号Qm和方波信号Qr之间的相位差的方波信号OUT；所述检测电路用于检测出述方波信号Qm和方波信号Qr之间的相位的超前或滞后关系、检测所述JK触发器的K输入端和J输入端的状态、置位和复位所述JK触发器。
【专利说明】
-种信号间相位差为O到2:11的自动数字鉴相电路及系统
技术领域
[0001] 本发明设及信号分析领域，尤其设及一种信号间相位差为0到如的自动数字鉴相 电路及系统。
【背景技术】
[0002] 自动数字鉴相也称差频数字鉴相，主要用来自动检测两路电信号的相位差，被广 泛应用于信号分析、测试仪器仪表等领域。自动数字鉴相具有测相精度高、测相速率快、便 于与微控制器接口、实现数据的自动测量和处理等优点。现有的鉴相电路，只能检测0~n的 相位差，如果两信息间的相位差为n~化，则不能检测。
【发明内容】
[0003] 本发明的目的在于提出一种信号间相位差为0到如的自动数字鉴相电路及系统， 其测相精度高、测相速率快，能解决解决信号之间相位差为0~化的鉴相。
[0004] 为达此目的，本发明采用W下技术方案： 一种信号间相位差为0到如的自动数字鉴相电路，包括比较整形电路、检测电路和JK触 发器； 所述比较整形电路用于将两路原始谐波信号Sm和谐波信号Sr整形为同频同相位的方 波信号Qm和方波信号Qr，并将所述方波信号Qm和方波信号Qr传输至所述JK触发器的K输入端 和J输入端； 所述JK触发器用于输出所述方波信号Qm和方波信号Qr之间相位差的方波信号OUT,该 相位差即为谐波信号Sm与谐波信号Sr之间的相位差； 所述检测电路用于检测出述方波信号Qm和方波信号Qr之间的相位的超前或滞后关系、 检测所述JK触发器的K输入端和J输入端的状态、置位和复位所述JK触发器； 其中，所述谐波信号Sr即整形后的方波信号Qr作为参考信号提供初始相位的参考点， 所述谐波信号Sm即整形后的方波信号Qm作为被测信号提供有效的相位差信息。
[0005] 进一步，还包括有相位差计算电路； 所述方波信号OUT传输至所述相位差计算电路，其用于计算所述方波信号Qm和方波信 号Qr的相位差，该相位差即为谐波信号Sm与谐波信号Sr之间的相位差。
[0006] 进一步，所述检测电路包括第一与口、第二与口、第=与口和D触发器； 所述相位差计算电路包括第四与口和微处理器； 所述方波信号Qm的输出端、D触发器的D输入端、第一与口的一输入端和JK触发器的K输 入端电连接， 所述方波信号Qr的输出端、第一与口的另一输入端、D触发器的时钟信号输入端和JK触 发器的J输入端电连接； 所述D触发器的正相输出端径D、第一与口的输出端分别和所述第二与口的两输入端电 连接;所述D触发器的反相输出端劲)、第一与口的输出端分别和所述第=与口的两输入端电 连接； 所述第二与口的输出端和所述JK触发器的SET端电连接，所述第S与口的输出端和所 述JK触发器的化R端电连接，其中，所述SET端和CLR端分别为所述JK触发器的置位端和复位 端； 所述JK触发器的时钟信号端接入采样时钟信号為I， 所述JK触发器的正相输出端和所述第四与口的一输入端电连接，所述第四与口的另一 输入端接入采样时钟信号态b第四与口的输出端与所述微处理器的计数器输入端电连接。
[0007] -种信号间相位差为0到如的自动数字鉴相系统，包括有所述一种信号间相位差 为0到如的自动数字鉴相电路，所述一种信号间相位差为0到如的自动数字鉴相系统用于信 号之间的相位差测量。
[000引本发明根据上述内容，提出一种信号间相位差为0到如的自动数字鉴相电路及系 统，其测相精度高、测相速率快，能解决解决信号之间相位差为0~化的鉴相。
【附图说明】
[0009] 图1是本发明其中一个实施例的电路原理图。
[0010] 图2是本发明其中一个实施例方波信号Qr与方波信号Qm的相位差A d)在0~JT内的 时序图。
[0011]图3是本发明其中一个实施例方波信号Qr与方波信号Qm的相位差A d)在JT~如内的 时序图。
[0012]图4是所述JK触发器的状态转换表。
[oou]其中：比较整形电路1、检测电路2、第一与口 21、第二与口 22、第；与口 23、D触发器 24、JK触发器3、相位差计算电路4、第四与口 41、微处理器42。
【具体实施方式】
[0014] 下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0015] 如图1所示，一种信号间相位差为0到如的自动数字鉴相电路，包括比较整形电路 1、检测电路2和JK触发器3; 所述比较整形电路1用于将两路原始谐波信号Sm和谐波信号Sr整形为同频同相位的方 波信号Qm和方波信号屯，并将所述方波信号Qm和方波信号Qr传输至所述JK触发器3的K输入 端和J输入端； 所述JK触发器3用于输出所述方波信号Qm和方波信号Qr之间的相位差（即谐波信号Sm与 谐波信号Sr之间的相位差）的方波信号OUT; 所述检测电路2用于检测出述方波信号Qm和方波信号化之间的相位的超前或滞后关系 (即谐波信号Sm与谐波信号Sr之间的超前或滞后关系）、检测所述JK触发器3的時俞入端和J输 入端的状态、置位和复位所述JK触发器； 其中，所述谐波信号Sr即整形后的方波信号Qr作为参考信号提供初始相位的参考点， 所述谐波信号Sm即整形后的方波信号Qm作为被测信号提供有效的相位差信息。
[0016] 两路原始信号Sm和Sr为连续的谐波信号，但它们之间的相位差难W直接比较出，所 述比较整形电路1将两路原始信号Sm和Sr转换为同频同相位的方波信号Qm和方波信号Qr,便 于后续检测出它们之间的相位关系； 所述检测电路2能够检测出述方波信号Qm和方波信号Qr之间的相位的超前或滞后关系 (即谐波信号Sm与谐波信号Sr之间的超前或滞后关系）；若所述方波信号Qr超前于方波信号 Qm,则它们相位差在O到n之间；反之，若所述方波信号Qr滞后于方波信号Qm,则它们的相位差 在31到231之间，从而解决了现有中不能检测出两路信号的相位差在31到231的难题，所述JK触 发器3输出的方波信号OUT能体现出所述方波信号Qm和方波信号Qr的相位差（即谐波信号Sm 与谐波信号Sr之间的相位差）。
[0017] 并且，所述检测电路2能够检测所述K输入端和J输入端的状态，当J=I及K=l、且所 述方波信号Qr超前于所述方波信号Qm时，所述检测电路2会使所述JK触发器3复位，使得所述 方波信号OUT为0; 当J=I及K=U且所述方波信号Qr滞后于所述方波信号Qm时，所述检测电路2会使所述JK 触发器3置位，使得所述方波信号OUT为1; 通过所述检测电路2对所述JK触发器3的置位和复位操作，即使所述JK触发器3的J=I及 K=I时，所述JK触发器3所输出的方波信号OUT也不会发生素乱状态，使其输出精确的方波信 号 OUT。
[0018] 进一步，如图1所示，还包括有相位差计算电路4; 所述方波信号OUT传输至所述相位差计算电路4,其用于计算所述方波信号Qm和方波信 号Qr的相位差（即谐波信号Sm与谐波信号Sr之间的相位差）。
[0019] 所述相位差计算电路4能有效地计算出所述方波信号Qm和方波信号Qr的相位差，便 于后续的应用。
[0020] 进一步，如图1所示，所述检测电路2包括第一与口 21、第二与口 22、第S与口 23和D 触发器24; 所述相位差计算电路4包括第四与口 41和微处理器42; 所述方波信号Qm的输出端、D触发器24的D输入端、第一与口 21的一输入端和JK触发器3 的K输入端电连接； 所述方波信号Qr的输出端、第一与口 21的另一输入端、D触发器24的时钟信号输入端和 JK触发器3的J输入端电连接； 所述D触发器24的正相输出端翔)、第一与口 21的输出端分别和所述第二与口 22的两输 入端电连接； 所述D触发器24的反相输出端go、第一与口 21的输出端分别和所述第=与口 23的输入 端电连接； 所述第二与口 22的输出端和所述JK触发器3的SET端电连接，所述第S与口 23的输出端 和所述JK触发器3的CLR端电连接，其中，所述SET端和化R端分别为所述JK触发器3的置位端 和复位端； 所述JK触发器3的时钟信号端接入采样时钟信号為.， 所述JK触发器3的正相输出端和所述第四与口 41的一输入端电连接，所述第四与口 41 的另一输入端接入采样时钟信号&，第四与口 41的输出端与所述微处理器42的计数器输 入端电连接。
[0021] 通过所述D触发器24、第一与口 21、第二与口 22和第=与口 23所组成的所述检测电 路2，其结构简单，功能强大，电路工作的稳定性高;所述D触发器24用于检测方波信号Qr与 方波信号Qm的超前和滞后关系，即在所述方波信号Qr信号上升沿到来时，锁存一次所述方波 信号Qm信号，若锁存信号即所述正相输出信号谷D为低电平，则说明方波信号Qr超前于方波 信号Qm,则方波信号Qr与方波信号Qm的相位差在8-莎之间；反之，若所述正相输出信号翔)为 1，则说明方波信号Qr滞后于方波信号Qm,方波信号Qr与方波信号Qm的相位差在f~2f之间。
[0022] 通过所述第一与口 21、第二与口 22和第S与口 23的作用，能够对所述JK触发器3的 状态进行置位和复位，当J=I及K=I时，所述第二与口 22或第S与口 23输出为1时会使所述JK 触发器3置位或复位，最终使所述方波信号OUT不会发生素乱情况，保证所述JK触发器3输出 精准的方波信号OUT。
[0023] 所述第四与口 41和微处理器42组成的所述相位差计算电路，结构简单，工作稳定 性高，能有效地计算出所述方波信号Qm和方波信号Qr的相位差，便于后续的应用； 如图2所示，当所述方波信号Qr与方波信号Qm的相位差A d)在0~JT内时，所述一种信号 间相位差为0到化的自动数字鉴相电路的工作过程如下： 设所述JK触发器的初始状态为0，即方波信号OUT的状态为0; 在A阶段，J=UK=O,则输出OUT=I,即所述方波信号化处于高电平状态、所述方波信号Qm 处于低电平状态，则方波信号OUT输出高电平； 在郎介段，J=UK=I,即所述方波信号Qr与方波信号Qm都处于高电平状态，此时所述第一 与口21输出高电平，在所述D触发器24和第S与口23的共同作用下，使所述化R端置1，即使 所述JK触发器3复位； 在邱介段，J=〇、K=l，即所述方波信号Qr处于低电平状态、所述方波信号Qm处于高电平状 态，则所述方波信号OUT输出低电平； 在D阶段，J=O、K=0，即所述方波信号Qr和方波信号Qm都处于低电平状态，则所述方波信 号OUT输出低电平。
[0024] 如图3所示，当所述方波信号Qr与方波信号Qm的相位差A d)在JT~化内时，所述一种 信号间相位差为0到化的自动数字鉴相电路的工作过程如下： 设JK触发器的初始状态为0，即方波信号OUT为0，即处于低电平状态； 在邱介段，J=UK=I,即所述方波信号Qr与方波信号Qm都处于高电平状态，此时所述第一 与口 21输出高电平，在所述D触发器24和第二与口 22的共同作用下，所述SET端为高电平，贝U 方波信号OUT输出高电平。
[0025] 在F阶段，J=UK=O,即所述方波信号Qr处于高电平状态、方波信号Qm处于低电平状 态，则方波信号OUT仍输出高电平； 在G阶段，J=0、K=0,即所述方波信号Qr和方波信号Qm同时处于低电平状态时，方波信号 OUT保持输出高电平； 在邱介段，J=〇、K=l，即所述方波信号Qr处于低电平状态、所述方波信号Qm处于高电平状 态，方波信号OUT输出低电平。
[0026] 方波信号OUT与采样时钟信号為经过所述第四与口 41的与操作之后，输出计数脉 冲信号到所述微处理器42的计数器输入端，即所述微处理器42的计数器对输入的脉冲进行 计数，计数脉冲个数为纖。计数值与相位差具有如下关系式：
式中，/是信号瑪或知的频率，、Ik是采样时钟频率，溺是计数的脉冲个数。
[0027] -种信号间相位差为0到如的自动数字鉴相系统，包括有所述一种信号间相位差 为0到如的自动数字鉴相电路，所述一种信号间相位差为0到如的自动数字鉴相系统用于信 号之间的相位差测量。
[0028] W上结合具体实施例描述了本发明的技术原理。运些描述只是为了解释本发明的 原理，而不能W任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术 人员不需要付出创造性的劳动即可联想到本发明的其它【具体实施方式】，运些方式都将落入 本发明的保护范围之内。
【主权项】
1. 一种信号间相位差为O到231的自动数字鉴相电路，其特征在于:包括比较整形电路、 检测电路和JK触发器； 所述比较整形电路用于将两路原始谐波信号3"和谐波信号Sr信号整形为同频同相位的 方波信号Qm和方波信号Qr，并将所述方波信号Qm和方波信号Qr传输至所述JK触发器的K输入 端和J输入端； 所述JK触发器用于输出所述方波信号&和方波信号Qr之间相位差的方波信号OUT，该相 位差即为谐波信号Sm与谐波信号Sr之间的相位差； 所述检测电路用于检测出述方波信号&和方波信号Qr之间的相位的超前或滞后关系、 检测所述JK触发器的K输入端和J输入端的状态、置位和复位所述JK触发器； 其中，所述谐波信号Sr即整形后的方波信号Qr作为参考信号提供初始相位的参考点，所 述谐波信号Sm即整形后的方波信号Qm作为被测信号提供有效的相位差信息。2. 根据权利要求1所述的一种信号间相位差为0到231的自动数字鉴相电路，其特征在 于： 还包括有相位差计算电路； 所述方波信号OUT传输至所述相位差计算电路，其用于计算所述方波信号Qm和方波信号 Qr的相位差，即计算谐波信号Sm与谐波信号Sr之间的相位差。3. 根据权利要求2所述的一种信号间相位差为0到231的自动数字鉴相电路，其特征在 于： 所述检测电路包括第一与门、第二与门、第三与门和D触发器； 所述相位差计算电路包括第四与门和微处理器； 所述方波信号Qm的输出端、D触发器的D输入端、第一与门的一输入端和J K触发器的K输 入端电连接， 所述方波信号Qr的输出端、第一与门的另一输入端、D触发器的时钟信号输入端和JK触 发器的J输入端电连接； 所述D触发器的正相输出端Sd、第一与门的输出端分别和所述第二与门的两输入端电 连接;所述D触发器的反相输出端?)、第一与门的输出端分别和所述第三与门的两输入端电 连接； 所述第二与门的输出端和所述JK触发器的SET端电连接，所述第三与门的输出端和所 述JK触发器的CLR端电连接，其中，所述SET端和CLR端分别为所述JK触发器的置位端和复位 端； 所述JK触发器的时钟信号端接入采样时钟信号I， 所述JK触发器的正相输出端和所述第四与门的一输入端电连接，所述第四与门的另一 输入端接入采样时钟信号As，第四与门的输出端与所述微处理器的计数器输入端电连接。4. 一种信号间相位差为0到2π的自动数字鉴相系统，其特征在于:包括有所述一种信号 间相位差为〇到2π的自动数字鉴相电路，所述一种信号间相位差为0到231的自动数字鉴相系 统用于信号之间的相位差测量。
【文档编号】G01R25/00GK106018962SQ201610342982
【公开日】2016年10月12日
【申请日】2016年5月23日
【发明人】王晓初, 卢琛, 陈新, 刘强, 陈云, 张胜辉, 高健
【申请人】广东工业大学