Mems加速度计的制作方法
【专利摘要】本发明提供一种MEMS加速度计，所述MEMS加速度计包括加速度传感器和加速度变化信号读出电路，其中，所述加速度变化信号读出电路包括模拟电路模块和数字电路模块，所述数字电路模块包括数字低通滤波器。本发明所提供的MEMS加速度计在读出电路中加入数字低通滤波器，能够有效降低MEMS加速度计的噪声，实现低噪声加速度计。
【专利说明】
MEMS加速度计
技术领域
[0001]本发明涉及电路设计技术领域，具体而言涉及一种MEMS加速度计。
【背景技术】
[0002]MEMS(Micro Electro Mechanical Systems)即微机电系统，其含义是采用微细加工技术将微传感器、控制器、制动器和电路集成一体的系统。MEMS加速度计是利用MEMS技术加工的一种加速度计。MEMS加速度计应用广泛，体积可以小到毫米级，采样频率可以从I赫兹到几千赫兹。MEMS加速度计的感应器件通常采用与微电子技术相近的工艺加工，因而便于与微电子电路集成，而其读出电路通常采用集成电路设计，因而可以对信号进行放大和噪声优化。
[0003]MEMS加速度计的噪声主要包括电容式或电感式传感器的机械噪声和微电子制造的读出电路的电子噪声。这些噪声可以通过读出电路中的模拟电路采用合理的架构和低噪声的电路来降低。然而，由于很难得到比较精准的传感器模型和噪声模型，当对传感器和读出电路封装成的MEMS加速度计进行测试时发现读出电路中的模拟电路仿真得到的输出结果和实际的测试数据会有很大的差别，特别是在噪声性能上。这时只能重新设计电路和重新生产芯片。
【发明内容】
[0004]针对现有技术的不足，本发明提供一种MEMS加速度计，所述MEMS加速度计包括加速度传感器和加速度变化信号读出电路。其中，所述加速度变化信号读出电路包括模拟电路模块和数字电路模块，所述数字电路模块包括数字低通滤波器。
[0005]在本发明的一个实施例中，所述数字低通滤波器为系数可调的数字低通滤波器。
[0006]在本发明的一个实施例中，所述数字低通滤波器的系数通过所述加速度变化信号读出电路中的熔丝(EFUSE)电路进行调节。
[0007]在本发明的一个实施例中，所述数字低通滤波器的系数在所述MEMS加速度计的测试阶段可调。
[0008]在本发明的一个实施例中，所述数字低通滤波器的系数能够在所述MEMS加速度计的测试阶段被重新设计并写入所述熔丝电路。
[0009]在本发明的一个实施例中，所述数字低通滤波器的经重新设计的系数在所述MEMS加速度计的应用阶段启用。
[0010]在本发明的一个实施例中，所述数字低通滤波器的系数基于在设定的传感器模型和噪声模型下的采样数据。
[0011 ] 在本发明的一个实施例中，所述数字低通滤波器的系数寄存于滤波器系数寄存器中。
[0012]在本发明的一个实施例中，所述数字低通滤波器为IIR数字低通滤波器。
[0013]在本发明的一个实施例中，所述数字低通滤波器的阶数为三阶以下。
[0014]本发明所提供的MEMS加速度计在读出电路中加入数字低通滤波器，能够有效降低MEMS加速度计的噪声，实现低噪声加速度计。
【附图说明】
[0015]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0016]附图中:
[0017]图1示出了根据本发明实施例的MEMS加速度计的示例性架构；
[0018]图2示出了根据本发明实施例的MEMS加速度计的数字电路模块中的信号流程；
[0019]图3示出了根据本发明实施例的MEMS加速度计中的数字低通滤波器的设计流程；以及
[0020]图4出了根据本发明实施例的MEMS加速度计的测试和应用。
【具体实施方式】
[0021]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0022]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
[0023]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0024]为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述夕卜，本发明还可以具有其他实施方式。
[0025]图1示出了根据本发明实施例的MEMS加速度计100的示例性架构。如图1所示，MEMS加速度计100包括加速度传感器101和加速度变化信号读出电路102。例如，MEMS加速度计100为电容式MEMS加速度计。其中，加速度传感器101将加速度的变化转化成电容变化。加速度变化信号读出电路102将电容的变化转化成可以读取的数字信号，以供后面电路做信号处理。加速度变化信号读出电路102可以包括模拟电路模块1021和数字电路模块1022。
[0026]其中，模拟电路模块1021可以包括复用器、放大器和A/D转换器和EFUSE电路。具体地，复用器可以选择x、Y和Z轴中的一轴作为电容变化信号输入；放大器将复用器选择的电容变化信号放大滤波并进行同步解调转化为直流电压；A/D转换器将放大后的直流电压进行模数转化后送给数字电路模块1022进行处理；EFUSE电路提供数字电路可修改的寄存器参数。
[0027]数字电路模块1022示出为逻辑模块logic，图2示出了根据本发明实施例的MEMS加速度计的数字电路模块logic中的信号流程。如图2所示，数字电路模块1022中的信号流程可以包括模拟信号读入、接口(例如interface (I2c，SPI))转化、电源管理、寄存器编译、先入先出(FIFO)读写、EFUSE控制和噪声处理等。
[0028]如上所述，MEMS加速度计的噪声主要包括电容式或电感式传感器的机械噪声和微电子制造的读出电路的电子噪声。MEMS加速度计的质量在毫克级别，加速度的变化通过质量块的移动转化成质量块间电容的变化。加速度变化的时候空气对质量块之间的迟滞效应明显，从而引起机械噪声。MEMS加速度计可以通过加大质量块和抽真空减小机械噪声。MEMS读出电路的电子噪声主要由电阻和MOS管产生，电子噪声通常为高频信号。因此，根据本发明实施例的MEMS加速度计100的加速度变化信号读出电路102的模拟电路模块1021可以采用合理的架构和低噪声的电路来降低噪声，同时在数字电路模块1022中加入数字低通滤波器(图2中示例性地示出为IIR低通滤波器)滤除高频噪声从而降低整个加速度计的噪声。
[0029]具体地，该数字低通滤波器的设计可以基于在设定的传感器模型和噪声模型下的采样数据。图3示出了根据本发明实施例的MEMS加速度计中的数字低通滤波器的设计流程:
[0030](I)在设定的传感器模型和噪声模型下采样一段时间的数据
[0031]MEMS加速度计的采样频率即输出数据率(output data rate, 0DR) 一般为I赫兹到几千赫兹。为了得到真实且低噪声的数据，读出电路中的数字模块(logic)可以将采样频率提高，通过低通滤波器后，再采用正常的采样频率(ODR)输出到FIFO。
[0032](2)基于采样数据设计数字低通滤波器，获得滤波器系数
[0033]例如，可以采用matlab仿真软件来设计该数字低通滤波器。可以选择合适的低通滤波器的类型(例如无限冲击响应IIR低通滤波器)、阶数和采样频率，通过matlab程序运行结果得到滤波器系数an?al和bn?b0。值得注意的是，由于得到的系数全为小数，不适用于数字计算，因此可以将系数乘以2的N次方，N越大，系数越精确，同时中间结果和低通滤波器的结果也需要进行截位。在设计中，阶数越高和系数越精确，低通滤波器的结果越接近理想，但是占用的电路空间会越大。因此，可以在结果和电路空间取得一个平衡，例如采用三阶以下的滤波器，滤波器系数的位数采用和输出数据位数相同的位数。
[0034](3)设置滤波器系数寄存器
[0035]例如当所设计的数字低通滤波器为二阶滤波器，则需要存储的系数有al、a2、b0、bl和b2。如果每个系数设为2个字节，则总共需要10个字节的寄存器。这些寄存器的默认值即为matlab计算出来的值。同时，这些寄存器可以通过接口电路(例如I2C/SPI)读写，也可以通过芯片内的数字EFUSE控制电路进行写。
[0036](4)数字低通滤波器实现
[0037]数字电路模块实现滤波器时，存在很多乘法和加法，因此可以采用占用电路少的架构实现。
[0038]采用基于上述设计的数字低通滤波器，可以有效滤除高频噪声从而降低整个MEMS加速度计的噪声。
[0039]根据本发明的实施例，该数字低通滤波器可设计为是系数可调的。这样，如果在MEMS加速度计的测试阶段发现加速度计的噪声密度较大，可以对数字低通滤波器的系数进行调节以实现噪声的最小化。
[0040]具体地，该数字低通滤波器的系数可以通过所述加速度变化信号读出电路中的EFUSE电路进行调节。图4示出了根据本发明实施例的MEMS加速度计的测试和应用。其中，在测试阶段，可以将加速度计放置在水平面上(即Ig的加速度)，读取一段时间的采样数据，将其与设计目标相比较。如果得到的加速度计噪声密度比较大，则可以用采样的数据重新设计滤波器系数，并将经重新设计的系数例如通过EFUSE程序写入EFUSE。在应用阶段，可以通过接口(例如interface (I2C，SPI))输入重启(reboot)寄存器的命令将EFUSE的内容导入滤波器系数寄存器，以启用经重新设计的滤波器系数。
[0041]由上所述，基于上述实施例的MEMS加速度计中包括可以在测试阶段进行调节的数字低通滤波器，其可以改善噪声性能。此外，MEMS加速度计读出电路中的数字电路模块可以采用EFUSE调节该数字低通滤波器的系数，从而可以实现噪声的最小化。
[0042]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种MEMS加速度计，其特征在于，所述MEMS加速度计包括加速度传感器和加速度变化信号读出电路，其中，所述加速度变化信号读出电路包括模拟电路模块和数字电路模块，所述数字电路模块包括数字低通滤波器。2.如权利要求1所述的MEMS加速度计，其特征在于，所述数字低通滤波器为系数可调的数字低通滤波器。3.如权利要求2所述的MEMS加速度计，其特征在于，所述数字低通滤波器的系数通过所述加速度变化信号读出电路中的熔丝电路进行调节。4.如权利要求3所述的MEMS加速度计，其特征在于，所述数字低通滤波器的系数在所述MEMS加速度计的测试阶段可调。5.如权利要求4所述的MEMS加速度计，其特征在于，所述数字低通滤波器的系数能够在所述MEMS加速度计的测试阶段被重新设计并写入所述熔丝电路。6.如权利要求5所述的MEMS加速度计，其特征在于，所述数字低通滤波器的经重新设计的系数在所述MEMS加速度计的应用阶段启用。7.如权利要求1所述的MEMS加速度计，其特征在于，所述数字低通滤波器的系数基于在设定的传感器模型和噪声模型下的采样数据。8.如权利要求7所述的MEMS加速度计，其特征在于，所述数字低通滤波器的系数寄存于滤波器系数寄存器中。9.如权利要求1-8中的任一项所述的MEMS加速度计，其特征在于，所述数字低通滤波器为IIR数字低通滤波器。10.如权利要求1-8中的任一项所述的MEMS加速度计，其特征在于，所述数字低通滤波器的阶数为三阶以下。
【文档编号】G01P15/125GK106033090SQ201510101512
【公开日】2016年10月19日
【申请日】2015年3月9日
【发明人】陈罗平
【申请人】中芯国际集成电路制造(上海)有限公司