一种数字输出电子式互感器校验装置的制造方法
【技术领域】
[0001]本实用新型属于电气测量技术领域，具体是一种基于PCI采集卡的数字输出电子式互感器校验装置。
【背景技术】
[0002]在电力系统数字化及智能化日益发展的今天，为了适应数字化接口的发展方向，数字输出的电子式互感器开始在变电站中得到应用，数字输出电子式互感器的应用势必带来误差校验的问题，而误差校验是确保其在电力系统成功应用的前提因此，合理设计校验系统，使之获得更高的精度，对监测互感器的计量和保护性能及其广泛应用于电力系统具有重要意义。
[0003]传统同步技术一般采用外部独立触发源来触发两路信号，但由于不同晶振之间的误差原因及采样命令的频率难免会有一些误差，随着时间的增加误差会累加并增大，这会导致标准通道的相位出现非线性变化，这种非线性变化会严重影响两路信号的同步。
[0004]目前，在电子式互感器数字输出校验方面，没有从根本上消除晶振间的误差。例如申请号为CN201010166052的专利《电子式互感器校验系统》中提到同步时钟电路发出时钟同步信号，并同时送给数表和合并单元，但数表内部的晶振时钟和同步时钟电路不同，产生一定的相位测量误差。
【发明内容】
[0005]本实用新型提供了一种基于PCI采集卡的数字输出电子式互感器校验装置，其中包含的同步技术解决了使用不同晶振时钟一起的相位测量误差问题，为电子式互感器数字输出的现场校验提供了一种简单有效的新途径，利用模拟信号数字化采集卡的采样时基分频得到同步误差小于ns的同步秒脉冲来触发标准和被校两路信号。
[0006]本实用新型的技术方案为:
[0007]一种数字输出电子式互感器校验装置，包括标准电子式互感器、被校电子式互感器、合并单元、标准信号变换器、采集卡、分频卡和工控机，其特征在于:采集卡分别与标准信号变换器、分频卡和工控机相连，标准信号变换器与标准电子式互感器相连，合并单元分别与被校电子式互感器、分频卡、工控机相连；
[0008]所述标准信号变换器:将标准电子式互感器的二次信号转换为较低等级的电压信号，由所述采集卡进行数据采集；
[0009]所述采集卡:将转换后的标准电子式互感器二次信号数字化，通过PCI总线传输至所述工控机，同时通过该采集卡的RSTI总线将采样时基路由出来，传输至所述分频卡；
[0010]所述分频卡:从所述采集卡得到采样时基，分频得到秒脉冲，发送给合并单元，作为被校电子式互感器数据采集的触发源；
[0011]所述合并单元:接收所述分频卡产生的秒脉冲，然后触发被校电子式互感器采集数据，和采集卡达到同步采集；
[0012]所述工控机:通过PCI总线接收标准通道数据，通过网卡接收被校通道数据，然后进行数据处理和误差计算。
[0013]所述工控机网卡接收的数据遵循IEC61850-9-1或IEC61850-9-2通信协议。
[0014]所述采集卡为PCI模拟信号数字化采集卡。
[0015]所述的数字输出电子式互感器校验装置包含的同步技术，包括以下步骤:
[0016]步骤I所述采集卡通过标准信号变换器采样标准电子式互感器的时基，经RTSI总线路由出来，传输至分频卡；
[0017]步骤2所述分频卡将采样的时基分频得到秒脉冲，发送给合并单元，作为触发源；
[0018]步骤3合并单元由秒脉冲触发采样被校电子式互感器，和采集卡达到同步采集，
[0019]步骤4所述工控机通过PCI总线接收分频卡采样的电子式互感器通道数据，通过网卡接收合并单元采样的被校电子式互感器通道数据，并进行数据处理和误差计算。
[0020]所述工控机采用常规的加窗插值FFT算法，在一定程度上抑制了频谱泄漏，提高了信号提取的准确度。二阶汉宁卷积窗的主瓣能量集中特性及旁瓣快速衰减特性，该算法针对有频率波动的电网(49.5?50.5Hz)，在抑制频谱泄漏间谐波及谱间干扰所引起的测量误差方面，有更高的准确度。
[0021]本实用新型的同步信号的晶振源均来自所述采集卡，由于合并单元的触发源和标准通道模拟信号的数字化采集采用相同的时钟晶振，没有了晶振间的误差，不会出现触发时标在两采样点之间波动的情况虽然触发点会偏移，但是偏移引起的相位变化是线性的所以标准通道的同步误差只是晶振本身的误差，对于1MHz的晶振，同步误差控制在ns级，提高了校验精度。
[0022]总体而言，通过本实用新型所构思的以上技术方案与现有技术相比，具有以下有益效果:
[0023]本实用新型通过采集卡的采样时基，将其分频得到秒脉冲，作为被校通道合并单元的触发源，这样避免了不同晶振之间的误差原因及采样命令的频率造成误差。该误差随着时间的增加，将累加并增大，这会导致标准通道的相位出现非线性变化，这种非线性变化会严重影响两路信号的同步。由于同步触发源和标准通道模拟信号的数字化采集采用相同的时钟晶振，没有晶振间的误差，不会出现触发时标在两采样点之间波动的情况虽然触发点会偏移，但是偏移引起的相位变化是线性的所以标准通道的同步误差只是晶振本身的误差，对于1MHz的晶振，同步误差控制在ns级，提尚了校验精度。
[0024]分频卡以采集卡的内部晶振为时钟源，相比于独立的外部触发源相比，其路由脉冲更加稳定脉宽失真和抖动更小。
【附图说明】
[0025]图1为本实用新型数字输出电子式互感器校验装置的校验原理图。
[0026]图2为本实用新型数字输出电子式互感器校验装置结构示意图。
[0027]图3为本实用新型合并单元同步触发秒脉冲路由过程示意图。
【具体实施方式】
[0028]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲