一种雷达数据处理系统的制作方法
【技术领域】
[0001] 本实用新型涉及雷达性能测试与模拟器领域，具体涉及一种雷达数据处理系统。
【背景技术】
[0002] 为保证雷达的正常工作，往往需要对雷达的各项性能指标进行评估测试，在对雷 达的各项性能指标进行评估测试时，需要产生大量的雷达回波数据，若这些数据通过真实 实验获得，则实验成本将非常高；为减少实验成本，雷达回波信号模拟器应运而生，通过雷 达回波信号模拟器采用模拟手段获取雷达回波信号，以模拟代替真实实验可以大大降低测 试成本，减少测试时间。本文所述的雷达包括但不限于合成孔径雷达（Synthetic Aperture Radar，SAR)，如弹载 SAR、机载 SAR 等。
[0003] 在进行雷达回波信号的模拟过程中，自然场景的起伏变化，尤其是高程起伏倾角 与雷达天线的波束俯仰角可以相比拟时，后面低高程的目标点将由于前面目标点的遮挡而 无法被雷达探测到，从而使成像出现阴影。因此，遮挡信息的判断对于雷达回波精度具有重 要影响。在模拟过程中，对当前雷达位置下的波束地面照射范围内的所有目标，进行遮挡判 断，从而对于被遮挡的目标不计算其回波或将其散射强度置零，以实现遮挡模拟，显得尤为 重要。
[0004] 遮挡数据判断的模拟过程主要有以下特点：成像雷达波束照射范围大，目标散射 点分辨率高，目标回波需要计算的目标散射点数目非常多通常可达到几百万至几千万个， 这样目标的高程数据会达到几 G字节，需要较大存储空间；同时，雷达（如弹载SAR)重频可 达到几十kHz量级，这意味着模拟器需要在几十us (微秒）内完几千万个目标点调制信息 的计算，这对硬件处理器的计算速度提出了很高的要求。
[0005] 可以看出，遮挡数据的判断具有计算量大、计算精度高、数据存储量大和 实时性要求高的特点；而目前雷达回波信号模拟器的数据处理部分，主要采用单核 DSP (DigitalSignalProcessor，数字信号处理器）实现，这种单核DSP的数据处理能力，已 无法满足复杂化的雷达回波模拟器的遮挡数据判断的计算需求。 【实用新型内容】
[0006] 有鉴于此，本实用新型实施例提供一种雷达数据处理系统，以解决现有雷达回波 信号模拟器的数据处理部分，主要采用单核DSP，所带来的无法满足复杂化的雷达回波模拟 器的遮挡数据判断的计算需求的问题。
[0007] 为实现上述目的，本实用新型实施例提供如下技术方案：
[0008] 一种雷达数据处理系统，包括：
[0009] 发送高程数据的上位机；
[0010] 与所述上位机连接的，进行遮挡计算以得出遮挡数据的第一 DSP ;
[0011] 分别与所述上位机和所述第一 DSP连接，将所述第一 DSP得出的遮挡数据进行外 传的第二DSP ;
[0012] 其中，所述第一 DSP和所述第二DSP均为多核DSP，所述第一 DSP的处理核数量多 于第二DSP的处理核数量。
[0013] 其中，所述第二DSP包括：一个主核和一个从核；
[0014] 所述第一 DSP包括：一个主核和多个从核，所述第一DSP的一个主核和多个从核并 行进行遮挡计算以得出遮挡数据。
[0015] 其中，所述第一 DSP和所述第二DSP通过Hyperlink接口连接。
[0016] 其中，所述上位机分别与所述第一 DSP和第二DSP采用PCIE总线连接。
[0017] 其中，所述雷达数据处理系统还包括：
[0018] 与所述第二DSP连接的FPGA ;
[0019] 与所述第一 DSP连接，存储第一 DSP存放的数据的第一 DDR ;
[0020] 与所述第二DSP连接，存储第二DSP存放的数据的第二DDR。
[0021] 其中，所述第一 DDR和第二DDR的内存均为2G。
[0022] 其中，所述第二DSP与所述FPGA通过高速串行数据访问RapidIO接口连接。
[0023] 其中，所述第一 DSP的处理核数量为8个。
[0024] 其中，所述第一 DSP的共享内存为4M，各处理核的内存为512K。
[0025] 其中，所述第二DSP的内存为256M。
[0026] 基于上述技术方案，本实用新型实施例提供的雷达数据处理系统，包括上位机，与 所述上位机连接的进行遮挡计算以得出遮挡数据的第一 DSP，和分别与所述上位机和所述 第一 DSP连接，将所述第一 DSP得出的遮挡数据进行外传的第二DSP ;其中，所述第一 DSP和 所述第二DSP均为多核DSP，所述第一 DSP的处理核数量多于第二DSP的处理核数量。可以 看出，本实用新型实施例提供的雷达数据处理系统具有两个DSP，其中一个进行遮挡计算， 另一个进行遮挡数据的外传，且该两个DSP均为多核DSP ;通过多个多核DSP的设置，分别 完成遮挡计算和数据外传任务，可使得单个DSP的工作量降低，使得回波信号模拟器的数 据处理部分，能够适应复杂化的雷达回波模拟器的遮挡数据判断的计算量大、计算精度高、 数据存储量大和实时性要求高的特点，满足复杂化的雷达回波模拟器的遮挡数据判断的计 算需求。
【附图说明】
[0027] 为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还 可以根据提供的附图获得其他的附图。
[0028] 图1为本实用新型实施例提供的雷达数据处理系统的结构示意图；
[0029] 图2为本实用新型实施例提供的第二DSP的结构示意图；
[0030] 图3为本实用新型实施例提供的第一 DSP的结构示意图；
[0031] 图4为本实用新型实施例提供的雷达数据处理系统的另一结构示意图。
【具体实施方式】
[0032] 下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的 实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下 所获得的所有其他实施例，都属于本实用新型保护的范围。
[0033] 图1为本实用新型实施例提供的雷达数据处理系统的结构示意图，参照图1，该雷 达数据处理系统可以包括：上位机1，第一 DSP2和第二DSP3 ;
[0034] 其中，上位机1可将高程数据发送给第一 DSP2和第二DSP3 ;
[0035] 可选的，上位机1与第一 DSP2和第二DSP3可分别通过PCIE (PCI-Express，一种总 线和接口标准）总线连接，上位机1可将高程数据通过PCIE总线发送给第一 DSP2的主核 和第二DSP3的主核；
[0036] 在本实用新型实施例中，第一 DSP2和第二DSP3均为多核DSP ;第一 DSP2主要用 于进行遮挡计算以得出遮挡数据，所得出的遮挡数据可传输至第二DSP3 ;第二DSP3主要用 于完成遮挡数据的外传，如第二DSP3可将第一 DSP2得出的遮挡数据传输给与第二DSP3连 接的设备，只要该设备支持第二DSP3的数据传输协议即可；
[0037] 可选的，第一DSP2和第二DSP3可通过Hyperlink(片间高速数据接口）接口连接， 第一 DSP2计算得出遮挡数据后，可通过Hyper I ink接口，将得出的遮挡数据存入第二DSP3 中，由第二DSP3实现遮挡数据的外传；
[0038] 由于第一 DSP2主要用于完成遮挡计算，第一 DSP2可以具有较多的处理核，第一 DSP2的处理核数量可以多于第二DSP3的处理核数量。
[0039] 本实用新型实施例提供的雷达数据处理系统，包括上位机，与所述上位机连接的 进行遮挡计算以得出遮挡数据的第一 DSP，和分别与所述上位机和所述第一 DSP连接，将所 述第一 DSP得出的遮挡数据进行外传的第二DSP ;其中，所述第一 DSP和所述第二DSP均为 多核DSP，所述第一 DSP的处理核数量多于第二DSP的处理核数量。可以看出，本实用新型 实施例提供的雷达数据处理系统具有两个DSP，其中一个进行遮挡计算，另一个进行遮挡数 据的外传，且该两个DSP均为多核DSP ;通过多个多核DSP的设置，分别完成遮挡计算和数 据外传任务，可使得单个DSP的工作量降低，使得回波信号模拟器的数据处理部分，能够适 应复杂化的雷达回波模拟器的遮挡数据判断的计算量大、计算精度高、数据存储量大和实 时性要求高的特点，满足复杂化的雷达回波模拟器的遮挡数据判断的计算需求。
[0040] 图2示出了第二DSP的可选结构示意图，参照图2,第二DSP可以具有一个主核和 一个从核，其中核〇为主核，核1为从核。
[0041] 图3示出了第一 DSP的可选结构示意图，参