一种基于fpga的抗多径电路的制作方法
【技术领域】
[0001]本实用新型属于全球定位系统(GPS，Global Posit1ning System)接收机领域，具体涉及一种应用于GPS接收机的基于现场可编程门阵列(FPGA，Field-ProgrammableGate Array)的抗多径电路。
【背景技术】
[0002]GPS是一种利用GPS定位卫星，在全球范围内实时进行定位、导航的系统。GPS接收机用于接收GPS系统发射的复合信号，其中，复合信号由卫星发射信号和噪声等干扰信号组成。目前，多径干扰是GPS接收机设计中面临的最为棘手的问题。然而，现有的用于减少多径效应的方法存在较大的误差，且硬件实现的复杂度和费用都比较高。
【发明内容】
[0003]本实用新型提供了一种基于FPGA的抗多径电路，能够减少多径效应引起的误差，并降低硬件实现的复杂度。
[0004]为此，本实用新型的技术方案包括:依次连接的天线10、射频处理单元20、数字信号处理单元30以及接口单元40，其中，所述数字信号处理单元30包括:模数转换器301 (Analog-to-Digital Converter,简称 A/D 转换器)和 FPGA 芯片 302，所述天线 10 与所述射频处理单元20的输入端相连，所述射频处理单元20的输出端与所述数字信号处理单元30的输入端相连，所述数字信号处理单元30的输出端与所述接口单元40相连。
[0005]示例性地，所述A/D转换器301包括芯片AD9288，所述FPGA芯片包括芯片XC4VSX55和芯片XC4VSX35 ;其中，所述芯片XC4VSX55和所述芯片XC4VSX35均与所述A/D转换器301连接。
[0006]本实用新型提供的基于FPGA的抗多径电路，能够减少多径效应引起的误差，并降低硬件实现的复杂度。
【附图说明】
[0007]图1是为本实用新型提供的一种基于FPGA的抗多径电路系统方框图；
[0008]图中:10、天线；20、射频处理单元；30、数字信号处理单元；301、A/D转换器；302、FPGA芯片；40、接口单元。
【具体实施方式】
[0009]为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚，明白，以下结合附图和实施例，对本实用新型进行进一步详细说明。
[0010]实施例1:
[0011]图1为本实用新型提供的一种基于FPGA的抗多径电路系统方框图，参考图1所示，基于FPGA的抗多径电路包括:依次连接的天线10、射频处理单元20、数字信号处理单元30以及接口单元40，其中，数字信号处理单元30包括:A/D转换器301和FPGA芯片302，天线10与射频处理单元20的输入端相连，射频处理单元20的输出端与数字信号处理单元30的输入端相连，数字信号处理单元30的输出端与接口单元40相连。
[0012]需要补充的是，本实用新型实施例对A/D转换器301的选择以及FPGA芯片302的选择不作具体的限制。
[0013]下面对本实用新型的工作原理进行说明:天线10接收卫星信号，射频处理单元20接收天线10输出的高频卫星信号，并对接收到的高频卫星信号进行放大、滤波、降频、功分处理；数字信号处理单元30中的A/D转换器301将射频处理单元20输出的经过处理的信号转化为数字信号；数字信号处理单元30中的FPGA芯片302进行进一步的A/D转换器301输出的数字信号进行运算处理使其减少了多径效应；接口单元40接收数字信号处理单元30中的FPGA芯片302输出的数字信号，从而实现与导航终端的数据交互。
[0014]需要说明的是，本实用新型实施例对接口单元40的具体实现方式不作具体的限定。
[0015]优选地，所述A/D转换器301包括芯片AD9288，所述FPGA芯片包括芯片XC4VSX55和芯片XC4VSX35构成了信号处理模块，所述芯片XC4VSX55和芯片XC4VSX35连接进行数据交互，芯片XC4VSX55和芯片XC4VSX35均与A/D转换器301连接。
[0016]以上仅对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际的结构并不局限于此，如果本领域技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经过创造性的设计出与该技术方案相似的结构及其实施方式，均应当属于本实用新型的保护范围。
【主权项】
1.一种基于FPGA的抗多径电路，其特征在于:包括依次连接的天线(10)、射频处理单元(20)、数字信号处理单元(30)以及接口单元(40)，其中，所述数字信号处理单元(30)包括:A/D转换器(301)和FPGA芯片(302)，所述天线(10)与所述射频处理单元(20)的输入端相连，所述射频处理单元(20)的输出端与所述数字信号处理单元(30)的输入端相连，所述数字信号处理单元(30)的输出端与所述接口单元(40)相连。2.根据权利要求1所述的基于FPGA的抗多径电路，其特征在于:所述A/D转换器(301)包括芯片AD9288，所述FPGA芯片(302)包括芯片XC4VSX55和芯片XC4VSX35 ;其中，所述芯片XC4VSX55和所述芯片XC4VSX35均与所述A/D转换器(301)连接。
【专利摘要】本实用新型提供了一种基于FPGA的抗多径电路，包括依次连接的天线(10)、射频处理单元(20)、数字信号处理单元(30)以及接口单元(40)，其中，所述数字信号处理单元(30)包括：A/D转换器(301)和FPGA芯片(302)，所述天线(10)与所述射频处理单元(20)的输入端相连，所述射频处理单元(20)的输出端与所述数字信号处理单元(30)的输入端相连，所述数字信号处理单元(30)的输出端与所述接口单元(40)相连。本实用新型提供的基于FPGA的抗多径电路，能够减少多径效应引起的误差，并降低硬件实现的复杂度。
【IPC分类】G01S19/22, G01S19/21
【公开号】CN204925398
【申请号】CN201520686521
【发明人】王萌淮, 闫洒洒, 李波
【申请人】西安邮电大学
【公开日】2015年12月30日
【申请日】2015年9月7日