一种双面引脚阵列半导体芯片测试治具的制作方法
【技术领域】
[0001]本实用新型涉及半导体测试技术领域，具体地是涉及一种双面引脚阵列半导体芯片测试治具。
【背景技术】
[0002]随着科学技术的发展，电子芯片已经广泛应用于各种电子产品中。在完成芯片大批量生产后，需要对芯片的合格性进行检测，以此来挑选出不合格的芯片，而保留合格的芯片。然而，在当前半导体芯片测试领域，测试插座主要包括下测试座主体、测试探针以及下测试座探针保持板，以此来完成单面引脚阵列芯片的测试。即其只能用来测试单面引脚阵列的芯片，针对双面引脚阵列的新型封装技术芯片，尤其是层叠式半导体芯片的主芯片而言，这种测试插座就不具有同时测试芯片的上下两面的功能。
[0003]因此，本实用新型的发明人亟需构思一种新技术以改善其问题。
【实用新型内容】
[0004]本实用新型旨在提供一种双面引脚阵列半导体芯片测试治具，其可以完成双面引脚阵列的半导体芯片的功能和系统测试。
[0005]为解决上述技术问题，本实用新型的技术方案是:
[0006]—种双面引脚阵列半导体芯片测试治具，自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板和上测试座辅助测试电路板。
[0007]其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的容置空间；所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接；所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试座辅助测试电路板连接。
[0008]优选地，还包括主测试插座探针保持板和上测试插座探针保持板，所述主测试插座弹簧测试探针的一端通过所述主测试插座探针保持板与所述测试主板连接，所述上测试插座弹簧测试探针的一端通过所述上测试插座探针保持板与所述上测试座辅助测试电路板连接。
[0009]优选地，所述上测试座辅助测试电路板下方设有一个或者多个辅助测试板扩展原器件。
[0010]优选地，所述被测半导体芯片为双面引脚阵列半导体芯片。
[0011]采用上述技术方案，本实用新型至少包括如下有益效果:
[0012]本实用新型所述的双面引脚阵列半导体芯片测试治具，是在传统的测试座的基础上，通过上测试座以及上测试插座辅助测试电路板及固定在辅助测试板上的扩展原器件(如内存芯片等)，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的功能和系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
【附图说明】
[0013]图1为本实用新型所述的双面引脚阵列半导体芯片测试治具的结构示意图。
[0014]其中:1.测试主板；2.主测试插座探针定位板；3.主测试插座探针保持板；4.主测试插座弹簧测试探针；5.被测半导体芯片；6.上测试座辅助测试电路板；7.上测试插座探针定位板；8.上测试插座探针保持板；9.上测试插座弹簧测试探针；10.辅助测试板扩展原器件。
【具体实施方式】
[0015]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0016]如图1所示，为符合本实用新型的一种双面引脚阵列半导体芯片测试治具，自下而上依次包括测试主板1、主测试插座探针定位板2、上测试插座探针定位板7和上测试座辅助测试电路板6。
[0017]其中所述主测试插座探针定位板2和所述上测试插座探针定位板7之间留有用于固定被测半导体芯片5的容置空间；所述主测试插座探针定位板2内部嵌有一个或者多个主测试插座弹簧测试探针4，所述主测试插座弹簧测试探针4的一端与所述测试主板1连接，另一端与所述被测半导体芯片5连接；所述上测试插座探针定位板7内部嵌有一个或者多个上测试插座弹簧测试探针9，所述上测试插座弹簧测试探针9的一端与所述被测半导体芯片5连接，另一端与所述上测试座辅助测试电路板6连接。本实施例经由被测半导体芯片5将整体分为上下测试插座两部分。
[0018]优选地，本实施例还包括主测试插座探针保持板3和上测试插座探针保持板8，所述主测试插座弹簧测试探针4的一端通过所述主测试插座探针保持板3与所述测试主板1连接，所述上测试插座弹簧测试探针9的一端通过所述上测试插座探针保持板8与所述上测试座辅助测试电路板6连接。
[0019]优选地，所述上测试座辅助测试电路板6下方设有一个或者多个辅助测试板扩展原器件10，如内存芯片等。
[0020]优选地，所述主测试插座弹簧测试探针4设置有两组，所述上测试插座弹簧测试探针9设置有两组。
[0021]优选地，所述被测半导体芯片5为双面引脚阵列半导体芯片。
[0022]使用时，将被测双面引脚阵列半导体芯片5放置于主测试插座探针定位板2上，然后将上测试插座放置于下测试插座之上，通过定位机构实现精确定位后，依靠外力的作用，对上测试插座组进行下压，这样便可以使上测试插座弹簧测试探针9、主测试插座弹簧测试探针4与被测双面引脚阵列半导体芯片5之间形成接触，形成测试回路。
[0023]本实施例所述的双面引脚阵列半导体芯片测试治具，是在传统的测试座的基础上(即本实用新型中的下测试插座的基础上)，通过上测试座以及上测试插座辅助测试电路板及固定在辅助测试板上的扩展原器件10(如内存芯片等)，构建一种新的测试架构，从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
[0024]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种双面引脚阵列半导体芯片测试治具，其特征在于:自下而上依次包括测试主板、主测试插座探针定位板、上测试插座探针定位板和上测试座辅助测试电路板； 其中所述主测试插座探针定位板和所述上测试插座探针定位板之间留有用于固定被测半导体芯片的容置空间；所述主测试插座探针定位板内部嵌有一个或者多个主测试插座弹簧测试探针，所述主测试插座弹簧测试探针的一端与所述测试主板连接，另一端与所述被测半导体芯片连接；所述上测试插座探针定位板内部嵌有一个或者多个上测试插座弹簧测试探针，所述上测试插座弹簧测试探针的一端与所述被测半导体芯片连接，另一端与所述上测试座辅助测试电路板连接。2.如权利要求1所述的双面引脚阵列半导体芯片测试治具，其特征在于:还包括主测试插座探针保持板和上测试插座探针保持板，所述主测试插座弹簧测试探针的一端通过所述主测试插座探针保持板与所述测试主板连接，所述上测试插座弹簧测试探针的一端通过所述上测试插座探针保持板与所述上测试座辅助测试电路板连接。3.如权利要求2所述的双面引脚阵列半导体芯片测试治具，其特征在于:所述上测试座辅助测试电路板下方设有一个或者多个辅助测试板扩展原器件。4.如权利要求1-3任一所述的双面引脚阵列半导体芯片测试治具，其特征在于:所述被测半导体芯片为双面引脚阵列半导体芯片。
【专利摘要】本实用新型公开了一种双面引脚阵列半导体芯片测试治具，自下而上依次包括测试主板、主测试插座探针定位板、主测试插座探针保持板，上测试插座探针定位板、上测试插座探针保持板和上测试座辅助测试电路板；主测试插座探针定位板和上测试插座探针定位板之间留有容置空间；主测试插座探针定位板内部嵌有主测试插座弹簧测试探针，上测试插座探针定位板内部嵌有上测试插座弹簧测试探针。本实用新型是在传统的测试座的基础上，通过增加上测试插座以及上测试插座辅助测试电路板及固定在辅助测试板上的扩展原器件，从而构建一种新的测试架构，形成测试回路。从而完成双面引脚阵列半导体芯片的系统测试，满足双面引脚阵列半导体芯片新型封装技术的需要。
【IPC分类】G01R1/04
【公开号】CN205049602
【申请号】CN201520709033
【发明人】穆海燕, 刘德先, 张兰昌
【申请人】安拓锐高新测试技术（苏州）有限公司
【公开日】2016年2月24日
【申请日】2015年9月14日