一种多路同步信号输出装置的制造方法
【技术领域】
[0001]本实用新型涉及同步信号生成技术领域，特别是涉及一种多路同步信号输出装置。
【背景技术】
[0002]在多种设备检测测试中，会用多路同频率或倍频率，不同幅度、不同相位的相干信号。
[0003]现有技术中，会使用多个独立时钟信号发生器组合来产生所需要的相干信号，其中提供时钟信号的电路大多是使用基准晶振通过晶体振荡器电路产生信号，并通过锁相环(PLL)/延时锁相环(DLL)锁定来获得时钟信号。其中，锁相环主要包括鉴频鉴相电路、电荷栗电路、环形振荡器，晶振的输出信号经由晶体振荡器电路以及该锁相环得到稳定的时钟输出。
[0004]但是，每个信号发生器时钟频率基准存在差异，经过一段时间后，输出信号的相位累积误差会引起多路信号之间相对状态的改变，并且使用多个带外接基准的信号发生器，存在接线复杂、设置繁琐的缺点。
【实用新型内容】
[0005]本实用新型实施例中提供了一种多路同步信号输出装置，以解决现有技术中使用多个带外接基准的信号发生器所存在的多路信号之间状态不一致和设备操作过程复杂的问题。
[0006]为了解决上述技术问题，本实用新型实施例公开了如下技术方案:
[0007]—种多路同步信号输出装置，包括主控装置和至少一个信号输出装置，其中:
[0008]所述主控装置包括第一数字处理器、触发信号控制器和同步时钟器；
[0009]所述信号输出装置包括依次电连接的第二数字处理器、DA转换器和功率放大器；
[0010]所述触发信号控制器和所述同步时钟器均与所述第一数字处理器电连接。
[0011]所述第一数字处理器和所述第二数字处理器通过数据总线电连接；
[0012]所述触发信号控制器和所述同步时钟器均与所述第二数字处理器电连接。
[0013]优选地，所述同步时钟器包括高精度温补晶振和数字分频器。
[0014]优选地，所述第二数字处理器包括DDS芯片。
[0015]优选地，相邻的所述信号输出装置之间采用堆积式级插扩展结构，其中:
[0016]所述信号输出装置上设置有总线端子和信号输出端子；
[0017]所述总线端子包括主控信号接收装置和主控信号发送装置。
[0018]优选地，所述信号输出装置上横向设置有固定螺丝，其中:
[0019]所述固定螺丝的长度大于所述信号输出装置的宽度；
[0020]所述固定螺丝包括设置有外螺纹的螺柱和设置有内螺纹孔的螺帽；
[0021 ]所述螺柱与所述螺帽固定连接；
[0022]所述螺帽的内螺纹孔与所述螺柱相匹配。
[0023]优选地，所述多路同步信号输出装置还包括供电电源，所述供电电源分别与所述主控装置)和所述信号输出装置内的用电装置电连接。
[0024]由以上技术方案可见，本实用新型实施例提供的一种多路同步信号输出装置，由一个主控装置和多个信号输出装置通过总线连接在一起构成;每个信号输出装置输出一路或多路信号。首先，通过主控制装置中第一数字处理器接收外部信号设置指令，并根据所述外部信号设置指令分别向同步时钟器、触发信号控制器以及设置在信号输出装置中的第二数字处理器发送信号控制指令;然后，第二数字处理器根据所述信号控制指令生成信号波形数据，同时在统一的触发信号控制器发送的触发信号和同步时钟器发送的同步时钟信号的控制下，向DA转换器发送所述信号波形数据;最后通过DA转换器的转换以及功率放大器的方法作用，输出具有一定负载能力的同步信号。本实施例中，多个信号输出装置所输出的信号因为是在同一个触发信号和同步时钟信号的控制下生成的，所以输出的同步信号具有相同的频率基准，具备相干性好的优点。同时，操作人员只需向所述主控装置输入操作指令，便可以直接接收到所需要的同步信号，操纵简单。:
【附图说明】
[0025]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为本实用新型实施例提供的一种多路同步信号输出装置的基本结构示意图；
[0027]图2为本实用新型实施例提供的一种堆积式多路同步信号输出装置的基本结构示意图；
[0028]图3为图2中的信号输出装置的基本结构示意图；
[0029]图1-3中，具体符号为:
[0030]1-主控装置，2-信号输出装置，3-数据总线，4-供电电源，11-第一数字处理器，12-触发信号控制器，13-同步时钟器，21-第二数字处理器，22-DA转换器，23-功率放大器，211-总线端子，212-信号输出端子，213-固定螺丝。
【具体实施方式】
[0031]为了使本技术领域的人员更好地理解本实用新型中的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。
[0032]参见图1，为本实用新型实施例提供的一种多路同步信号输出装置的基本结构示意图，包括主控装置I和至少一个信号输出装置2。
[0033]所述主控装置I包括第一数字处理器11、触发信号控制器12和同步时钟器13，所述信号输出装置2包括依次电连接的第二数字处理器21、DA转换器22和功率放大器23。
[0034]所述触发信号控制器12和所述同步时钟器13均与所述第一数字处理器11电连接。所述第一数字处理器11和所述第二数字处理器21通过数据总线3电连接;所述触发信号控制器12和所述同步时钟器13均与所述第二数字处理器21电连接。
[0035]所述第一数字信号处理器11用于响应外部限号设置、启停指令等，并根据外部的信号设置向所述触发信号控制器12、所述同步时钟器13和所述第二数字处理器21发送信号控制指令。其中，所述第一数字处理器11可以为设置在所述主控装置I中的CPU。
[0036]所述触发信号控制器12接收到所述信号控制指令后，向所述信号输出装置发出启动信号。相应的，所述启动信号包括选择信号、启动信号和停止信号，其中，所述选择信号用于选择需要工作的信号输出装置2。
[0037]所述同步时钟器13接收到所述信号控制指令后，使用高精度温补晶振经过数字分频器后，为每个信号输出装置提供统一的同步时钟信号。
[0038]其中，所述温补晶振即温度补偿晶体振荡器，是通过附加的温度补偿电路使由周围温度变化产生的振荡频率变化量削减的一种石英晶体振荡器，本实施例中选用温补晶振可以有效提高所述多路同步信号输出装置的稳定性，当然，还可以选用普通晶振。
[0039]所述数字分频器，就是把输入信号的频率变成倍数低于输入频率的输出信号，根据输出信号的频率范围计算后，便可以设置所述数字分频器输出最佳的同步时钟频率。
[0040]所述第二数字处理器21接收到信号控制指令后，会相应的生成波形信号数据，然后在所述启动信号和所述同步时钟信号的控制下，向所述DA转换器22发送信号波形数据。
[0041]本实施例中，所述第二数字处理器21可以采用具有低功耗、高分辨率和快速转换时间等优点DDS芯片。其中，所述DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部