一种基于电压调制的电性测试电路的制作方法
【专利摘要】一种基于电压调制的电性测试电路，本实用新型涉及电特性测试技术领域，其旨在解决现有技术由单环、单时钟检测结构导致的多次重复编程，使用成本高且通用性差等技术问题。本实用新型主要包括主电性测试电路，其中包括用于构成时钟内环的现场编程门阵列器件、与现场编程门阵列器件连接的第一脉冲发生器和第二脉冲发生器，第二脉冲发生器的时钟源为第一脉冲发生器输出脉冲的恢复时钟；现场编程门阵列器件还设置有输入接口和输出接口；电压钳制电路，分别与输入接口和输出接口连接；低阻抗滤波电路；高阻抗滤波电路。本实用新型用于测试电性待测装置的时钟时序特征。
【专利说明】
一种基于电压调制的电性测试电路
技术领域
[0001]本发明涉及电特性测试技术领域，具体涉及一种基于电压调制的电性测试电路。 【背景技术】
[0002]目前对电性待测装置的时钟序测量，广泛采用单环单脉冲测量，而电性待测装置特性广泛，其输出时钟脉冲衍变复杂，对于接收反馈的处理装置需要针对性再编程，由此增加后期使用成本;现有技术对不同的待测装置还具有复杂、不可控的系统误差。本发明通过第一时钟加载外环电路，第二时钟为衍变的第一时钟进行特征恢复后的时钟，再利用现场编程门阵列器件比对第一时钟和第二时钟，从而由比对特征映射出电性待测装置的时钟序特征是否符合预设，避免重复编程并提高通用性。
【发明内容】
[0003]针对上述现有技术，本发明目的在于提供一种基于电压调制的电性测试电路，其旨在解决现有技术由单环、单时钟检测结构导致的多次重复编程，使用成本高且通用性差等技术问题。
[0004]为达到上述目的，本发明采用的技术方案如下:
[0005]—种基于电压调制的电性测试电路，包括
[0006]主电性测试电路，其中包括用于构成时钟内环的现场编程门阵列器件、与现场编程门阵列器件连接的第一脉冲发生器和第二脉冲发生器，第二脉冲发生器的时钟源为第一脉冲发生器输出脉冲的恢复时钟；
[0007]现场编程门阵列器件还设置有输入接口和输出接口；
[0008]电压钳制电路，分别与输入接口和输出接口连接；[0009 ]低阻抗滤波电路，与主电性测试电路连接；
[0010]高阻抗滤波电路，与主电性测试电路连接；
[0011]输出接口通过电性待测装置连接输入接口，构成时钟外环。
[0012]上述方案中，所述的第二脉冲发生器，包括构成锁相环电路结构的相位检测器，环路滤波器和压控晶体振荡器;相位检测器接收时钟外环的反馈时钟;压控晶体振荡器连接有D触发器。
[0013]上述方案中，所述的电压钳制电路，包括上限电压钳制电路和下限电压钳制电路。
[0014]上述方案中，所述的上限电压钳制电路，包括 [〇〇15]分段式电流源，其连接有第一电阻；
[0016]稳压二极管，其正端接地且负端连接第一电阻；
[0017]三极管，其基极连接第一电阻且集电极连接输入接口的第一输入端子；
[0018]第一场效应管，其漏极连接三极管的发射极且源极接地；
[0019]第二场效应管，其漏极连接输入接口的第二输入端子且源极接地；
[0020]第二电阻，其一端连接有第一场效应管的栅极和第二场效应管的栅极且另一端接地。[0021 ]上述方案中，所述的分段式电流源，包括
[0022]高五位电流源阵列，另设置依次连接的第一寄存器、第一译码器和第一锁存器与高五位电流源阵列连接；
[0023]中四位电流源阵列，另设置依次连接的第二寄存器、第二译码器和第二锁存器与中四位电流源阵列连接；[〇〇24]低五位电流源阵列，另设置依次连接的第三寄存器、延时电路和第三锁存器与低五位电流源阵列连接；
[0025]参考电压源，它分别与高五位电流源阵列、中四位电流源阵列和低五位电流源阵列连接，参考电压源为高五位电流源阵列、中四位电流源阵列和低五位电流源阵列提供基准电压。
[0026]与现有技术相比，本发明的有益效果:实现了电性检测电路的高通用性，不用多次重编程，显著降低了使用成本;通过分段式电流源实现对电性检测电路的电压适用范围进行拓展，并同时通过上下限电压钳制保证电性检测电路正常工作电压和电性待测装置的电安全，并进一步提升了电性检测电路的通用性。【附图说明】[〇〇27]图1为本发明的模块框图；[〇〇28]图2为本发明的另一种模块框图；
[0029]图3为本发明的上限电压钳制电路具体实施例；
[0030]图4为主电性测试电路示意图。【具体实施方式】
[0031]本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
[0032]下面结合附图对本发明做进一步说明:
[0033]实施例1
[0034]如图4,所述的主电性测试电路，其中现场编程门阵列器件进一步包括与输入接口连接的输入连接节点、与输出接口连接的输出连接节点；输出连接节点和输入连接节点需设计有多路复用模块和阻抗匹配模块;其进一步包括逻辑时序模块以完成内外环双时钟计算和逻辑判断;逻辑时序模块与输入连接节点之间、逻辑时序模块与输出连接节点之间分别设置有第一编解码器、第二编解码器;逻辑时序模块通过频率匹配模块接收第一脉冲发生器和第二脉冲发生器的输出时钟CK3、CK1;频率匹配模块包括第一缓冲寄存器U1、第二缓冲寄存器U2和两个反相器U3、U4，两个反相器U3、U4构成简单固定延时器；电性待测装置包括电阻，控制器和处理器等需要测试时钟时序工作状态和脉冲处理能力的元件。
[0035]实施例2
[0036]如图4,所述的第二脉冲发生器，包括构成锁相环电路结构的相位检测器，环路滤波器和压控晶体振荡器;相位检测器输入端连接第一脉冲发生器的输出端;压控晶体振荡器连接有D触发器。相位检测器接收时钟外环的反馈时钟CK2,反馈时钟CK2包含有电性待测装置的时钟时序特征，通过锁相环恢复后，结合第一脉冲发生器的输出时钟CK1，并通过D触发器得到第二脉冲发生器的输出时钟CK3;第一脉冲发生器的型号可选用MCP1631。[〇〇37] 实施例3
[0038]图3,所述的上限电压钳制电路，分段式电流源II，其连接有第一电阻R2;稳压二极管D1，其正端接地且负端连接第一电阻R2;三极管Q1，其基极连接第一电阻R2且集电极连接输入接口的第一输入端子;第一场效应管Q2，其漏极连接三极管Q1的发射极且源极接地;第二场效应管Q3，其漏极连接输入接口的第二输入端子且源极接地;第二电阻R1，其一端连接有第一场效应管Q2的栅极和第二场效应管Q3的栅极且另一端接地。[〇〇39]硬件出现未知的异变，技术的进步只是选用标准的参考。但是出于改劣发明，或者成本考量，仅仅从实用性的技术方案选择。以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
【主权项】
1.一种基于电压调制的电性测试电路，其特征在于，包括主电性测试电路，其中包括用于构成时钟内环的现场编程门阵列器件、与现场编程门 阵列器件连接的第一脉冲发生器和第二脉冲发生器，第二脉冲发生器的时钟源为第一脉冲 发生器输出脉冲的恢复时钟；现场编程门阵列器件还设置有输入接口和输出接口；电压钳制电路，分别与输入接口和输出接口连接；低阻抗滤波电路，与主电性测试电路连接；高阻抗滤波电路，与主电性测试电路连接；输出接口通过电性待测装置连接输入接口，构成时钟外环。2.根据权利要求1所述的一种基于电压调制的电性测试电路，其特征在于，所述的第二 脉冲发生器，包括构成锁相环电路结构的相位检测器，环路滤波器和压控晶体振荡器;相位 检测器接收时钟外环的反馈时钟;压控晶体振荡器连接有D触发器。3.根据权利要求1所述的一种基于电压调制的电性测试电路，其特征在于，所述的电压 钳制电路，包括上限电压钳制电路和下限电压钳制电路。4.根据权利要求3所述的一种基于电压调制的电性测试电路，其特征在于，所述的上限 电压钳制电路，包括分段式电流源，其连接有第一电阻；稳压二极管，其正端接地且负端连接第一电阻；三极管，其基极连接第一电阻且集电极连接输入接口的第一输入端子；第一场效应管，其漏极连接三极管的发射极且源极接地；第二场效应管，其漏极连接输入接口的第二输入端子且源极接地；第二电阻，其一端连接有第一场效应管的栅极和第二场效应管的栅极且另一端接地。5.根据权利要求4所述的一种基于电压调制的电性测试电路，其特征在于，所述的分段 式电流源，包括高五位电流源阵列，另设置依次连接的第一寄存器、第一译码器和第一锁存器与高五 位电流源阵列连接；中四位电流源阵列，另设置依次连接的第二寄存器、第二译码器和第二锁存器与中四 位电流源阵列连接；低五位电流源阵列，另设置依次连接的第三寄存器、延时电路和第三锁存器与低五位 电流源阵列连接；参考电压源，它分别与高五位电流源阵列、中四位电流源阵列和低五位电流源阵列连 接，参考电压源为高五位电流源阵列、中四位电流源阵列和低五位电流源阵列提供基准电压。
【文档编号】G01R31/00GK205665329SQ201620521249
【公开日】2016年10月26日
【申请日】2016年5月31日
【发明人】欧飞
【申请人】绵阳市致勤电子科技有限公司