一种采用动态阈值技术的时间数字转换器的制作方法

本发明涉及一种时间数字转换器，尤其是一种采用动态阈值技术的时间数字转换器，属于数控技术领域。

背景技术：

tdc在集成电路中有着广泛的应用，主要用作全数字锁相环的鉴相器，其输出的数字信号直接反映了输入的两个时钟信号上升沿的时间差，并直接驱动数字控制振荡器使其频率发生改变。此外，tdc在高能物理、激光测距、医学成像等领域都有广泛的应用。随着现代通信技术的高速发展，wi-fi、蓝牙、gps等现代通信手段已经融入到人们的日常生活中，现代通讯技术的发展也推动了便携式设备的普及和应用。而便携式现代通信设备的电源主要是由电池供电的，怎样降低功耗来延长电池的续航时间已经成为业界研究的热点问题。

作为现代无线通信系统的主要耗能模块，低功耗的全数字锁相环的实现是整个无线系统实现低功耗的关键。而时间数字转换器作为全数字锁相环的主要耗能模块之一，因此实现低功耗的时间数字转换器具有重要的意义。

通过降低电源电压可以直接有效的减小系统的功耗，因此在近阈值电源电压的条件下，怎样实现时间数字转换器的功能已经成为新的研究热点。当电源电压大幅度降低时，系统的功耗也会大幅度降低，但是晶体管的阈值电压并没有改变，导致了mos管的过驱动电压不足，因此使得晶体管栅极的电流和电路的充放电速度减小，信号上升沿和下降沿的时间被拉长，电路的工作速度就降低了。目前在低电压下能正常工作的时间数字转换器有游尺延迟线、随机时间数字转换器等结构。传统的游尺延迟线时间数字转换器虽然可以在低电压下正常的工作，但相对于正常的电源电压来说其延迟缓冲器的延迟会大幅度增加，为了获得高分辨率，延迟链的级数会变得很多，电路的工作速度就会大幅度降低。

另一种低电压下可行的结构是随机时间数字转换器，其结构非常的简单，只由一定数量的完全相同的比较器构成。该结构可以达到很高的分辨率，但是需要大量的比较器，其功耗会随着比较器数量的增加而增加。此外，该结构的测量范围很小也是它的另一个缺点。

技术实现要素：

本发明的目的在于：针对现有技术存在的缺陷，提出一种采用动态阈值技术的时间数字转换器，能够鉴别两个输入的时钟信号的上升沿的时间差并转化二进制的数字形式输出，在近阈值电源电压下，采用动态阈值技术，获得较快的工作速度和较小的功耗。

为实现上述目的，本发明的技术方案为：一种采用动态阈值技术的时间数字转换器，包括用于判别start和stop的时间差，并以二进制的形式输出相应结果的游尺延迟线tdc电路和编码器电路，且具有两个输入信号start和stop接入游尺延迟线tdc电路的输入端；所述游尺延迟线tdc线路由延迟线1电路、延迟线2电路及比较器电路三个部分构成，所述延迟线1电路由32个延迟时间为δt1且采用动态阈值技术的延迟缓冲器构成，延迟线2电路由32个延迟时间为δt2且采用动态阈值技术的延迟缓冲器构成，比较器电路由32个基于sr锁存器的采用动态阈值技术的差分比较器构成。

本发明适用于近阈值电源电压环境下，由于采用较低的电源电压，晶体管的过驱动电压不足，电路工作的电流会大幅度的减小，因此游尺延迟线tdc电路的工作时间将大幅度的延长。本发明采用动态阈值技术，将晶体管的衬底与栅端相连，这样衬底的电位随着栅电压的变化而变化，晶体管的过驱动电压会大幅度增加，同时其阈值电压会大幅度降低，源漏电流也会增加，也能最大程度地避免泄露电流的产生，提高了电路的速度和可靠性。。

本发明的进一步限定技术方案为：所述采用动态阈值技术的延迟缓冲器包括第一pmos管mp1、第二pmos管mp2，第一nmos管mn1、第二nmos管mn2；

输入信号in与第一pmos管mp1和第一nmos管mn1的栅极相连接；第一pmos管mp1和第一nmos管mn1的漏极与第二pmos管mp1和第二nmos管mn1的栅极相连接，第二pmos管mp1和第二nmos管mn1的漏极与输出信号out相连接；

第一pmos管mp1的衬底与第一pmos管mp1的栅极相连接，第一pmos管mp1的漏极接电源vdd；第二pmos管mp1的衬底与第二pmos管mp1的栅极相连接，第一pmos管mp1的漏极与电源vdd相连接。

进一步的，所述采用动态阈值技术的比较器包括第三pmos管mp3、第四pmos管mp4、第五pmos管mp5，第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第六nmos管mn6、第七nmos管mn7；

所述采用动态阈值技术的比较器中应用到的所有的晶体管均采用动态阈值技术，且所述晶体管的衬底与其栅极相连。

其中，输入信号a接到第五pmos管mp5的栅极和两输入或门or1的输入端；输入信号b接到第六nmos管mn6的栅极和两输入或门or2的输入端；两输入或门or1的输出端接到第三pmos管mp3、第四pmos管mp4和第五pmos管mp5的栅极；

第三pmos管mp3和第四pmos管mp4的源极接到电源vdd,第五nmos管mn5的衬底接到电源vdd，第七nmos管mn7的栅极接到电源vdd；第五nmos管mn5和第六nmos管mn6的源极接到gnd，第七nmos管mn7的衬底接到gnd；

第三pmos管mp3的漏极接到第三nmos管mn3的漏极，第三nmos管mn3的源极接到第五nmos管mn5的漏极；第四pmos管mp4的漏极接到第四nmos管mn4的漏极，第四nmos管mn4的源极接到第六nmos管mn6的漏极；第五pmos管mp5的源极与第三pmos管mp3的漏极相连，第五pmos管mp5的漏极与第四pmos管mp4的漏极相连；第七nmos管mn7的漏极与第五nmos管mn5的漏极相连，第七nmos管mn7的源极和第六nmos管mn6的漏极相连；

第三nmos管mn3的栅极连接到第四pmos管mp4的漏极和两输入与非门nand1的输入端s1，第四nmos管mn4的栅极连接到第三pmos管mp3的漏极和两输入与非门nand2的输入端r1；

两输入与非门nand1的输入端s2连接到两输入与非门nand2的输出端，两输入与非门nand2的输入端r2连接到两输入与非门nand1的输出端,两输入与非门nand1的输出为比较器的结果。

进一步的，两个输入信号start和stop接入游尺延迟线tdc的输入端，当信号每经过一级延迟缓冲器后两个时钟信号就会被送到差分比较器中鉴别上升沿的快慢。当start信号超前于stop信号，比较器输出结果为高电平；当start信号落后于stop信号，比较器输出结果为低电平。鉴别结果被送到编码器中处理，编码器通过处理鉴别的结果找到信号从1跳变到0的位置并以二进制的形式输出相应的结果。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

本发明采用动态阈值技术，将晶体管的衬底与晶体管的栅极相连，这样衬底的电位就不是固定的，而是会随着栅电压的变化而变化，晶体管的过驱动电压会大幅度增加，源漏电流会增加，也能最大程度地避免泄漏电流的产生，提高了电路的速度和可靠性。下面以pmos管为例，阐述采用动态阈值技术的技术效果，当晶体管的栅极和衬底都接低电平时，晶体管导通，阈值电压降低，源漏电流和过驱动电压均增大；当晶体管的栅极和衬底都接高电平时，晶体管截止，由于漏极电压和源极电压都小于衬底电压，不会产生泄漏电流。因此，采用动态阈值技术的延迟缓冲器的延迟时间大幅度减小，采用动态阈值技术的比较器依然能够达到1ps的鉴别精度，改善了电路的整体性能。

附图说明

下面结合附图对本发明作进一步的说明。

图1为本发明的基本电路结构图。

图2为本发明中的游尺延迟线tdc电路的主体电路框图。

图3为本发明中的延迟缓冲器的电路原理图。

图4为本发明中的比较器的电路原理图。

图5为本发明中采用动态阈值技术的晶体管和普通晶体管的泄露电流和源漏电流的仿真对比图。

图6为本发明中采用动态阈值技术的延迟缓冲器和传统延迟缓冲器瞬态仿真对比图。

图7为本发明的比较器的瞬态仿真图。

具体实施方式

本实施例提供了一种采用动态阈值技术的时间数字转换器，其结构如图1所示，包括游尺延迟线tdc电路和编码器电路，其中游尺延迟线tdc电路判别start和stop信号的时间差，其判决结果被送至编码器，编码器以二进制的形式输出相应的结果。

该游尺延迟线tdc包括延迟线1电路、延迟线2电路、比较器电路三个部分，其中：

延迟线1由32级延迟时间为δt1的延迟缓冲器组成，延迟线2由32级延迟时间为δt2的延迟缓冲器组成，且δt1大于δt2；

时钟信号start和stop信号分别接到延迟线1和延迟线2的第一级延迟缓冲器的输入端，时钟信号每经过一次一级延迟缓冲器进行延迟之后，其结果都会被送到比较器进行比较，当start信号超前stop信号比较器的输出结果为1，当start信号落后stop信号比较器的输出结果为0，编码器通过处理比较器的判别结果找到信号从1跳变到0的位置并以二进制的形式输出相应的结果。

如图3所示，采用动态阈值技术的延迟缓冲器，包括两个pmos管mp1、mp2，两个nmos管mn1、mn2，其中：

输入信号in接mp1和mn1的栅极；mp1和mn1的漏极接mp1和mn1的栅极，mp1和mn1的漏极接out；mp1的衬底接mp1的栅极，mp1的漏接vdd；mp1的衬底接mp1的栅极，mp1的漏极接vdd。

如图4所示，比较器采用差分结构，包括三个pmos管、五个nmos管、一个或门和两个与非门，其中：

该结构中应用到的所有的晶体管均采用动态阈值技术，将该晶体管的衬底与该晶体管的栅极相连。

输入信号a接到mp5的栅极和两输入或门or1的输入端；输入信号b接到mn6的栅极和两输入或门or2的输入端；两输入或门or1的输出端接到mp3、mp4和mp5的栅极。

mp3和mp4的源极接到vdd,mn5的衬底接到vdd，mn7的栅极接到vdd；mn5和mn6的源极接到gnd，mn7的衬底接到gnd。

mp3的漏极接到mn3的漏极，mn3的源极接到mn5的漏极；mp4的漏极接到mn4的漏极，mn4的源极接到mn6的漏极；mp5的源极与mp3的漏极相连，mp5的漏极与mp4的漏极相连；mn7的漏极与第mn5的漏极相连，mn7的源极和mn6的漏极相连。

mn3的栅极连接到mp4的漏极和两输入与非门nand1的输入端s1；mn4的栅极连接到mp3的漏极和两输入与非门nand2的输入端r1；两输入与非门nand1的输入端s2连接到两输入与非门nand2的输出端，两输入与非门nand2的输入端r2连接到两输入与非门nand1的输出端,两输入与非门nand1的输出为比较器的结果。

图5为本发明的采用动态阈值技术、衬底正偏技术和普通晶体管的泄露电流和源漏电流的仿真对比图。从图中可以看出，采用动态阈值技术的晶体管相对于采用衬底正偏技术和衬底正常偏置的晶体有更大的源漏电流。但采用衬底正偏技术的晶体管有很大的泄露电流，而采用动态阈值技术与采用正常偏置的晶体管的泄露电流几乎完全相同，均小于100pa,在设计中基本上可以忽略，因此动态阈值技术比较适合于低电压。

图6为本发明的采用动态阈值技术的延迟缓冲器和传统延迟缓冲器瞬态仿真对比图。从图中可以看出，若采用传统的延迟缓冲器时钟信号每经过一级延迟的延迟时间δt1为261ps,而采用动态阈值技术时钟信号每经过一级延迟的延迟时间δt2为187ps。与传统的延迟缓冲器相比延迟减小了74ps,因此采用动态阈值技术可以大幅度提高工作速度。

图7本发明的比较器的瞬态仿真图。从图中可以看出，当时钟信号a领先于时钟信号b，比较器输出高电平；当时钟信号a落后于时钟信号b，比较器输出低电平。这说明采用动态阈值技术后，比较器在近阈值电源电压下可以正常工作。从图中还可以看出，比较器的判别精度为1ps,因此采用动态阈值技术后，比较器依然保持高精度，这样电路的可靠性大大的提高。

综上所述，本发明的游尺延迟线时间数字转换器在近阈值电源电压的条件下，采用动态阈值技术，将晶体管的衬底与晶体管的栅极相连，这样衬底的电位就会随着栅电压的变化而变化，晶体管的过驱动电压会大幅度增加，源漏电流也会增加，也能最大程度地避免泄漏电流的产生，解决了近阈值电源电压下电路的工作速度降低和可靠性降低的问题。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围。