一种原子钟1PPS时间同步方法和系统与流程

本申请涉及1pps信号同步和频率校准应用领域，特别涉及一种适用于自主导航终端设备、高精度时间同步和保持设备中的原子钟1pps时间同步方法和系统。

背景技术：

芯片原子钟作为二级频率标准，具有较好的长期频率稳定度。但是，其频率准确度为1e-10，仍低于应用需求，且存在长期老化漂移问题。现有技术中，采用时间-幅度转换法和tdc方法等方法对时间误差数据进行测量，用以校准芯片原子钟的频率准确度，但是，由于现有方法测量的局限性，导致无法满足芯片原子钟1pps同步和频率校准要求。若要保证芯片原子钟1pps同步和频率的校准精度的要求，需使用一级频率标准对其校准，不利于实际应用。

技术实现要素：

为解决上述问题之一，本申请提供了一种原子钟1pps时间同步方法和系统。

根据本申请实施例的第一个方面，提供了一种原子钟1pps时间同步方法，该方法的步骤包括：

捕获原子钟的1pps脉冲信号；

若捕获失败，则进入1pps失效保持状态，若捕获成功，则判断该1pps脉冲信号是否为伪1pps脉冲信号；

若捕获的信号是伪1pps脉冲信号，则重新捕获1pps脉冲信号，若捕获的脉冲信号不是伪1pps脉冲信号，则基于pid算法进行1pps时间同步。

根据本申请实施例的第二个方面，提供了一种用于芯片原子钟的1pps时间同步系统，该系统包括：

捕获模块，捕获原子钟的1pps脉冲信号，若捕获失败，则进入1pps失效保持状态，若捕获成功，则将捕获到的1pps脉冲信号发送至识别模块；

识别模块，判断该1pps脉冲信号是否为伪1pps脉冲信号；若捕获的信号是伪1pps脉冲信号，则重新捕获1pps脉冲信号，若捕获的脉冲信号不是伪1pps脉冲信号，则将1pps脉冲信号发送至同步模块；

同步算法模块，基于pid算法进行1pps时间同步。

本申请所述技术方案可准确捕获1pps脉冲信号，并能够消除伪1pps脉冲的干扰，具有1pps同步过程收敛快的优点。

本申请所述技术方案可实现快速校准原子钟的频率准确度，消除原子钟的频率漂移，提高芯片原子钟的频率准确度和频率稳定度。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出本方案所述1pps时间同步方法的流程图；

图2示出本方案所述原子钟的工作状态检测过程的示意图；

图3示出本方案所述1pps脉冲捕获的示意图；

图4示出本方案所述伪1pps脉冲检测的时序图；

图5示出本方案所述1pps时间误差测量的时序图。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本方案的核心思路是通过对捕获的1pps脉冲信号进行判断识别，去除伪1pps脉冲信号对同步过程的干扰，同时，通过1pps失效保持克服原子钟存在的长期老化漂移问题，从而改善原子钟的频率稳定度和频率准确度。

本方案公开了一种原子钟1pps时间同步方法，该方法可应用于芯片原子钟的1pps时间同步。该方法采用1pps失效保持的方式在原子钟异常的情况下对原子钟进行保护，从而提高原子钟的可靠性。该方法在同步过程中，能够去除捕获得到的原子钟1pps脉冲信号中的伪1pps脉冲信号，避免伪信号对同步造成的干扰。如图1所示，该方法的具体步骤如下：

步骤1、实时检测原子钟是否处于锁定状态

如图2所示，本方案中，原子钟的工作状态包括：初始化状态、温度控制状态、激光锁频状态、微波锁频状态和锁定状态。为了能够准确检测原子钟处于的工作状态，在每个工作状态中插入探针，同时，在原子钟的输出位置也同样插入探针，由此，当探针探测到原子钟的当前工作状态为锁定状态，且原子钟的输出频率持续稳定时，则判定原子钟为锁定状态，可以进入1pps脉冲捕获步骤。

步骤2、判断脉冲信号捕获是否捕获成功

首先，如图3所示，利用预先设定捕获程序，对原子钟的1pps脉冲信号进行捕获；若捕获成功，捕获到1pps脉冲信号上升沿时，输出捕获信号，捕获信号触发1pps同步输出模块输出1pps_out脉冲作为1pps脉冲的同步信号；输出switch开关信号控制时间误差测量模块的充放电过程。若捕获失败，则进入1pps失效保持状态。

然后，如图4所示，利用时间梳对捕获得到的1pps脉冲信号进行测量，得到脉宽和周期。标准1pps脉冲信号的脉冲宽度和周期都是固定值。因此，将捕获得到的1pps脉冲信号与标准1pps脉冲信号进行对比，若二者完全一致，则捕获得到的1pps脉冲信号不是伪脉冲信号，若二者不是完全一致的，则可以判断捕获得到的1pps脉冲信号为伪脉冲信号。通过上述方式可消除伪1pps脉冲信号干扰造成的误操作而导致的芯片原子钟失锁或故障，从而提高芯片原子钟的可靠性。

本实施例中，1pps失效保持状态是通过1pps失效保持算法实现的；具体的，1pps失效保持算法中包含芯片原子钟的老化模型，该老化模型由实验测试经过最小二乘法拟合获得，并固化在1pps失效保持算法中。当无1pps脉冲信号时，1pps失效保持算法利用探针监测频率反馈过程，并利用老化模型修正频率反馈，从而消除老化引起的频率漂移。

步骤3、测量1pps同步的时间误差数据

如图5所示，将同步输出模块输出的1pps_out脉冲信号和标准1pps脉冲信号同时输入rs触发器，通过置位复位实现1pps脉冲与1pps_out脉冲上升沿的相位误差检测，rs触发器输出信号通过充放电过程可实现时间误差的放大，充放电时序由switch开关信号控制，利用时钟梳测量放电时间。时钟梳间隔100ns，最大测量时间1s，在测量范围0～1us时，放大倍数最大可达到10⁶，分辨率可达到0.1ps量级。通过上述方式可实现频率校准范围±1e-6；1秒即可实现1pps同步精度50ns；同步20分钟，可实现频率准确度1e-12，1pps同步和频率校准速率高于其他算法；利用充放电过程实现时间误差信号的放大，从而提高测量精度，且测量精度高于传统时间-幅度测量方法、tdc测量方法。

步骤4、基于pid算法进行1pps时间同步

本实例中，1pps时间同步采用类pid算法进行时间同步。时间误差为tn，比例系数、微分系数分别为kp、kd。类pid算法为：

yn＝kp·sum_p(n)+kd·sum_d(n)(1)

其中，比例项sum_p(n)＝tn+kp·sum_p(n-1)表示1pps脉冲信号的时间误差项，既含了比例项又包含了积分项，而且当前测量值的权重最大，越久远的测量值的权重越小，实现时间同步过程的快速收敛，并消除了积分项的稳态误差。

微分项sum_d(n)＝(tn-tn-1)+kd·sum_d(n-1)表示芯片原子钟的频率误差以及频率误差积分项，当前的频率准确度权重最大，更能反映芯片原子钟的频率输出状态，利用该项可以快速校准频率准确度。该算法既能反映1pps时间误差和频率误差，又包含时间误差积分项和频率误差的积分项，可促进算法的快速收敛，减小振荡周期，使芯片原子钟快速收敛实现1pps时间同步和频率准确度的校准。

本实施例所述方法除了能够应用于芯片原子钟以外，还可以应用于其他类型的原子钟上，也可以应用于压控晶振的时间同步。

本实施例中，进一步公开了一种原子钟1pps时间同步系统，该系统包括：状态检测模块、捕获模块、识别模块、误差检测模块和同步模块；其中，

状态检测模块基于预设在每个工作状态，以及原子钟输出位置的探针，确定原子钟是否为锁定状态，若是，则开始捕获原子钟的1pps脉冲信号。

捕获模块基于预先设定的捕获程序，对原子钟的1pps脉冲信号进行捕获；若捕获成功，捕获到1pps脉冲信号上升沿时，输出捕获信号，捕获信号触发1pps同步输出模块输出1pps_out脉冲作为1pps脉冲的同步信号；输出switch开关信号控制时间误差测量模块的充放电过程。若捕获失败，则进入1pps失效保持状态。

识别模块，判断该1pps脉冲信号是否为伪1pps脉冲信号，即将捕获得到的1pps脉冲信号与标准1pps脉冲信号进行对比，若二者完全一致，则捕获得到的1pps脉冲信号不是伪脉冲信号，若二者不是完全一致的，则可以判断捕获得到的1pps脉冲信号为伪脉冲信号；若捕获的脉冲信号不是伪1pps脉冲信号，则将1pps脉冲信号发送至同步模块。

误差检测模块，用于对捕获到的1pps脉冲信号与1pps脉冲信号进行上升沿相位误差进行检测，获得时间误差；以时间间隔100ns，最大测量时间1s为测量标准，通过充放电过程对时间误差进行放大处理，获得时间误差数据。

同步模块，基于pid算法进行1pps时间同步；所述pid算法为：

yn＝kp·sum_p(n)+kd·sum_d(n)(1)

其中，比例项sum_p(n)＝tn+kp·sum_p(n-1)表示1pps脉冲信号的时间误差项，微分项sum_d(n)＝(tn-tn-1)+kd·sum_d(n-1)表示芯片原子钟的频率误差以及频率误差积分项。

综上所述，该方法可准确捕获1pps脉冲信号，并能够消除伪1pps脉冲的干扰，具有1pps同步过程收敛快的优点。利用本方案可实现快速校准芯片原子钟的频率准确度，消除芯片原子钟的频率漂移，提高芯片原子钟的频率准确度和频率稳定度。该方案结构简单、功耗低、精度高、同步及校准时间短，适合同类型原子钟或压电晶振的时间同步。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。