时间信号赋值电路、减法计数器以及倒计时装置的制作方法

本实用新型属于电子表芯片领域，尤其涉及一种时间信号赋值电路、减法计数器以及倒计时装置。

背景技术：

在电子表集成电路中，时间行走都是利用进制的方法实现的，毫秒的100 进制，秒的60进制，分钟的60进制，以及小时的24进制，每个进制电路都有一个时间的脉冲信号输入端口作为输入，每个进制中的各个输出信号线都传输到显示电路中，当时间脉冲的行走使得各个进制电路中的信号发生变化，再通过显示电路进行显示，从而得到人眼看到的时间。不管是加法的100进制，60 进制和24进制，还是减法的100进制，60进制和24进制，脉冲都是从进制的输入端一个个输入进去的，然后不断地周期，所以看到的时间都是从初始状态 (初始状态一般都是0或者1)开始计数。

但特定情况下，由于功能的需求，对时间的初始数值显示就有要求。如图1 所示，现有60进制倒计时装置为原60进制电路与显示电路连接，在秒表倒计时过程中，一般上电默认的初始值是12:00:00或者00:00:00，假如需要倒计时 5小时20分钟10秒，这个05:20:10就是用户需要的初始值，在用户手动按键设置时间形成时间调节信号的过程中，通过时间调节信号原60进制电路内部的进制就随着用户的设置调到了05:20:10，然后再从这个时间开始倒计时。在开始倒计时后，原60进制电路数值随着时间脉冲信号的输入进行变化；当倒计时过程中时间走到某时，用户需要重新进行倒计时，或者时间倒计时结束后需要再来一次倒计时，这时原60进制电路的进制逻辑数值已经行走到了某个数值或者结束的数值00:00:00；而不是设定的初始值05:20:10。而用户的需求是直接复位到刚刚设定05:20:10，无需再重新手动去设定该时间。

电路中常规的一种方案是存储器和比较器组成。即用户设定倒计时时间过程中，将逻辑进制电路中设定好的信号存储到存储器中，当用户复位时，逻辑进制电路中的信号与存储起来的设定信号通过比较器进行对比，不一致时不断的往逻辑进制电路中不断地灌入脉冲，直到使得逻辑进制电路中的电路信号与存储的设定信号完全匹配时，停止灌入脉冲，则时间回到之前设定的数值。此方案中用到的存储器和比较器需要的场效应管数量较多，会给整个电路增加很大的成本，而且设计过程中相对复杂，灵活性低。而市场上具有该功能的电子表大部分采用微处理器方案，因为采用微处理器方案的成本与上述方案相差不大，而且灵活性高，可扩展性也高，但市场价格也昂贵很多。

现有技术尚无法提供电路结构相对简单的具有赋值功能的60进制减法计数器。

技术实现要素：

本实用新型提供了一种时间信号赋值电路、减法计数器以及倒计时装置，旨在解决现有技术的无法提供电路结构相对简单的具有赋值功能的60进制减法计数器的问题。

本实用新型是这样实现的，一种时间信号赋值电路，包括第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器；

所述第一与非门的第一输入端为所述时间信号赋值电路的时钟信号端，所述第一与非门的第二输入端、所述第二传输门的正相控制端、所述第八反相器的输入端以及所述第三传输门的反相控制端共同构成所述时间信号赋值电路的开关控制端，所述第一与非门的输出端与所述第五反相器的输入端、所述第一传输门的的正相控制端、所述第四传输门的反相控制端、所述第五传输门的反相控制端以及所述第六传输门的正相控制端连接，所述第五反相器的输出端与所述第一传输门的反相控制端、所述第四传输门的正相控制端连接、所述第五传输门的正相控制端连接以及所述第六传输门的负相控制端连接，所述第八反相器的输出端与所述第二传输门的反相控制端和所述第三传输门的正相控制端连接；

所述第一传输门的输入端为所述时间信号赋值电路的反馈输入端，所述第二传输门的输入端为所述时间信号赋值电路的赋值信号端，所述第一传输门的输出端与所述第二传输门的输出端、所述第一反相器的输入端以及所述第三传输门的输入端连接，所述第一反相器的输出端与所述第二反相器的输入端连接，所述第三传输门的输出端与所述第四传输门的输入端连接，所述第二反相器的输出端与所述第四传输门的输出端以及所述第五传输门的输入端连接，所述第五传输门的输出端与所述第三反相器的输入端和所述第六传输门的输入端连接，所述第三反相器的输出端和所述第四反相器的输入端共同构成所述时间信号赋值电路的显示信号输出端，所述第四反相器的输出端和所述第六传输门的输出端共同构成所述时间信号赋值电路的负反馈输出端。

本实用新型还提供一种包含上述的时间信号赋值电路的减法计数器，所述减法计数器包括：

根据输入的第一数据信号进行赋值，并根据输入的时钟信号对所述第一时间信号进行60进制减法计数以生成第一显示信号和所述第一负反馈输出信号的第一显示信号生成模块；

与第二显示信号生成模块、第三显示信号生成模块以及所述第四显示信号生成模块连接，根据第二负反馈输出信号，第三显示信号以及第四显示信号生成第二反馈信号的第二反馈模块；

与所述第一显示信号生成模块和所述第二反馈模块连接，根据输入的第二时间信号进行赋值，并根据所述第一负反馈输出信号和所述第二反馈信号对所述第二时间信号进行60进制减法计数以生成第二显示信号和所述第二负反馈输出信号的所述第二显示信号生成模块；

与所述第二显示信号生成模块连接，根据输入的第三时间信号进行赋值，并根据所述第二负反馈输出信号对所述第三时间信号进行60进制减法计数以生成所述第三显示信号和所述第三负反馈输出信号的所述第三显示信号生成模块；

与所述第二显示信号生成模块、所述第三显示信号生成模块以及第四显示信号生成模块连接，根据所述第二显示信号，所述第三显示信号以及第四显示信号生成第四反馈信号的第四反馈模块；

与所述第一显示信号生成模块和所述第四反馈模块连接，根据输入的第四时间信号进行赋值，并根据所述第一负反馈输出信号和所述第四反馈信号对所述第四时间信号进行60进制减法计数以生成所述第四显示信号和所述第四负反馈输出信号的所述第四显示信号生成模块；

与所述第四显示信号生成模块连接，根据输入的第五时间信号进行赋值，并根据所述第四负反馈输出信号对所述第五时间信号进行60进制减法计数以生成所述第五显示信号和所述第五负反馈输出信号的第五显示信号生成模块；

与所述第五显示信号生成模块和所述第七显示信号生成模块连接，根据输入的第六时间信号进行赋值，并根据所述第五负反馈输出信号和第七显示信号对所述第六时间信号进行60进制减法计数以生成所述第六显示信号和所述第六负反馈输出信号的第六显示信号生成模块；

与所述第六显示信号生成模块和所述第七显示信号生成模块连接，根据所述第六显示信号和第七显示信号生成第七反馈信号的第七反馈模块；

与所述第五显示信号生成模块和所述第七反馈模块连接，根据输入的第七时间信号进行赋值，并根据所述第五负反馈输出信号和所述第七反馈信号对所述第七时间信号进行60进制减法计数以生成所述第七显示信号和所述第七负反馈输出信号的第七显示信号生成模块；

其中，所述第二显示信号生成模块、所述第三显示信号生成模块、所述第四显示信号生成模块、所述第五显示信号生成模块、所述第六显示信号生成模块以及所述第七显示信号生成模块均为所述时间信号赋值电路。

本实用新型还提供一种包含上述的减法计数器的倒计时装置，所述倒计时装置包括：

用于生成60进制的时间信号的时间信号生成模块；

与所述时间信号生成模块连接，用于根据所述时间信号进行赋值，并根据脉冲信号和开关控制信号对所述时间信号进行60进制减法计数以生成显示信号的所述减法计数器；

与所述减法计数器连接，对所述显示信号进行显示的显示模块。

通过第一传输门的输入端为时间信号赋值电路的反馈输入端，第二传输门的输入端为时间信号赋值电路的赋值信号端，第一传输门的输出端与第二传输门的输出端、第一反相器的输入端以及第三传输门的输入端连接，第一反相器的输出端与第二反相器的输入端连接，第三传输门的输出端与第四传输门的输入端连接，第二反相器的输出端与第四传输门的输出端以及第五传输门的输入端连接，第五传输门的输出端与第三反相器的输入端和第六传输门的输入端连接，第三反相器的输出端和第四反相器的输入端共同构成时间信号赋值电路的显示信号输出端，第四反相器的输出端和所述第六传输门的输出端共同构成所述时间信号赋值电路的负反馈输出端，构成具有赋值功能的逻辑电路；同时还根据60进制减法器输出波形将七个上述时间信号赋值电路的依次连接，并配合外围电路实现了具有赋值功能的60进制的减法计数器功能；而且，将上述减法计数器连接在时间信号生成模块和显示模块中间，实现了60进制的倒计时装置；减法计数器仅由简单的逻辑门构成，无需复杂的比较器、存储器或者微处理器，故简化了电路结构，降低了硬件和软件成本，上述增加了产品的市场竞争力。

附图说明

为了更清楚地说明本实用新型实施例中的技术实用新型，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术60进制倒计时装置的模块结构图

图2为本实用新型实施例提供的时间信号赋值电路的示意图。

图3为本实用新型实施例提供的包括如图2所示的时间信号赋值电路的减法计数器的一种模块结构图；

图4为本发明实施例提供的包括如图2所示的时间信号赋值电路的减法计数器的一种电路示意图；

图5为本实用新型实施例提供的包括如图3所示的减法计数器的倒计时装置一种模块结构图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

图2为本实用新型实施例提供的时间信号赋值电路的一种结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

一种时间信号赋值电路，包括第一传输门COMS1、第二传输门COMS2、第三传输门COMS3、第四传输门COMS4、第五传输门COMS5、第六传输门COMS6、第一与非门NAND1、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5以及第八反相器INV8。

其中，第一与非门NAND1的第一输入端为时间信号赋值电路的时钟信号端 CLK，第一与非门NAND1的第二输入端、第二传输门COMS2的正相控制端CP、第八反相器INV8的输入端以及第三传输门COMS3的反相控制端CN共同构成时间信号赋值电路的开关控制端CTRL，第一与非门NAND1的输出端与第五反相器 INV5的输入端、第一传输门COMS1的的正相控制端CP、第四传输门COMS4的反相控制端CN、第五传输门COMS5的反相控制端CN以及第六传输门COMS6的正相控制端CP连接，第五反相器INV5的输出端与第一传输门COMS1的反相控制端 CN、第四传输门COMS4的正相控制端CP连接、第五传输门COMS5的正相控制端 CP连接以及第六传输门COMS6的负相控制端CN连接，第八反相器INV8的输出端与第二传输门COMS2的反相控制端CN和第三传输门COMS3的正相控制端CP 连接。

其中，第一传输门COMS1的输入端S为时间信号赋值电路的反馈输入端DATE，第二传输门COMS2的输入端S为时间信号赋值电路的赋值信号端TIME，第一传输门COMS1的输出端D与第二传输门COMS2的输出端D、第一反相器INV1的输入端以及第三传输门COMS3的输入端S连接，第一反相器INV1的输出端与第二反相器INV2的输入端连接，第三传输门COMS3的输出端D与第四传输门COMS4 的输入端连接，第二反相器INV2的输出端与第四传输门COMS4的输出端以及第五传输门COMS5的输入端连接，第五传输门COMS5的输出端与第三反相器INV3 的输入端和第六传输门COMS6的输入端S连接，第三反相器INV3的输出端和第四反相器INV4的输入端共同构成时间信号赋值电路的显示信号输出端OUT，第四反相器INV4的输出端和第六传输门COMS6的输出端共同构成时间信号赋值电路的负反馈输出端OUT_B。

可选的，时间信号赋值电路的负反馈输出端OUT_B与时间信号赋值电路的反馈输入端DATE连接，以使时间信号赋值电路实现二分频功能。

以下结合工作原理对图2所示的作进一步说明：

上述时间信号赋值电路具有四个输入信号，具体为：

1、赋值信号：该信号由时间信号赋值电路的赋值信号端TIME输入。将生成的60进制的时间信号作为赋值信号，赋值信号即为用户设定的初始信号，可在用户复位过程中直接赋值并经过时间信号赋值电路输出到显示模块；

2、反馈信号：该信号由时间信号赋值电路的反馈输入端DATE输入。反馈信号的功能类似于普通二分频器的D信号，将反馈信号与时间信号赋值电路的负反馈输出端进行连接可使得时间信号赋值电路同样具备有二分频器的功能，也可通过外围相关信号的输入，可使得时间信号赋值电路的显示信号输出端的输出信号为预设波形信号，例如，预设波形信号可以为60进制减法器的各个输出端的波形信号。

3、开关控制信号：该信号由时间信号赋值电路的开关控制端CTRL输入。该信号用于控制“赋值信号”的输出状态，当用户手动复位到初始化时间时开关打开促使“赋值信号”成功输入到时间信号赋值电路中，然后进行传输到显示模块；否者将“反馈信号”作为时间信号赋值电路的输入。

4、时钟信号：该信号由时间信号赋值电路的时钟信号端CLK输入。时钟信号的功能类似于普通二分频器的时钟信号，在时间信号赋值电路工作过程中，时钟信号电平的转换促使电路中相关传输门的打开关闭，使得输出信号具有逻辑性。

上述时间信号赋值电路具有两个输出信号，具体为：

1、显示信号：该信号由时间信号赋值电路的显示信号输出端OUT输出。显示信号直接输出到显示模块中的，该信号有两个来源：一个是“开关控制信号”选择“赋值信号”的输出，另一个是“反馈信号”结合“时钟信号”的在电路中相互配合产生得到的输出波形。

2、负反馈输出信号：该信号由时间信号赋值电路的负反馈输出端OUT_B输出。负反馈输出信号为“显示信号”的反相信号，作为自身电路负反馈输入，或者下一个时间信号赋值电路的输入，主要功能是配合调节信号的波形。

在具体实施过程中，当开关控制信号CTRL为低电平时，CTRL_B信号和SWTH 信号都为高电平，即第二传输门COMS2和第五传输门COMS5都打开，赋值信号 TIME经过第二传输门COMS2传输到single_A信号,然后single_A信号经过第一反相器INV1和第二反相器INV2传输到single_B信号，single_B信号经过第五传输门COMS5传输到single_C信号，最后经过第三INV3和第四反相器INV4直接输出到OUT，这就实现了直接将设置好的初始化时间直接赋值到显示信号输出端OUT。

当开关控制信号CTRL为高电平时，第二传输门COMS2关闭，若时钟信号CLK 也是持续高电平没有新脉冲进来时，SWTH信号为低电平，第五传输门CMOS5关闭，第六传输门COMS6打开，此时输出信号OUT经过第六传输门COMS6返回到 single_C信号之后再返回自身输出，有新的时钟脉冲进来之前都会循环不变，使得在用户复位初始化时间后没有进行开始计数时，能长期保持数值不变的显示，第三反相器INV3和第四反相器INV4的作用是给回路提供一个带负载能力；同时第一传输门COMS1打开，反馈信号DATE经过第一传输门COMS1传输到 single_A信号，然后single_A信号经过第一反相器INV1和第二反相器INV2传输到single_B信号,此时single_B信号被锁存。

当用户开始计数后，时钟信号CLK开始计时，当时间信号CLK的脉冲更新一次时，在低电平进来时，SWTH信号变低，此时第一传输门COMS1和第六传输门COMS6被关闭，第四传输门COMS4和第五传输门COMS5被打开，将之前反馈信号DATE锁存到single_B信号传输到single_C，再经过第三反相器INV3和第四反相器INV4输出到显示信号输出端OUT。

若反馈信号DATE输入的信号为自身的负反馈输出信号OUT_B，则时间信号赋值电路就实现了二分频器的功能，反馈信号DATE输入也可根据输出波形要求和外围电路的搭配输入。

此外，本实用新型实施例还提供包含上述的时间信号赋值电路的减法计数器的一种结构，为了便于说明，图3示出了仅示出了与本实用新型实施例相关的部分，详述如下：

上述减法计数器包括：

根据输入的第一数据信号进行赋值，并根据输入的时钟信号对第一时间信号进行60进制减法计数以生成第一显示信号和第一负反馈输出信号的第一显示信号生成模块01。

用户倒计时前通过按键设置倒计时的初始化数值，其中，第一时间信号为初始化数值的个位的二进制编码第一位信号，第一显示信号生成模块01根据初始化数值的个位的二进制编码第一位的60进制减法计数规则生成第一显示信号。

与第二显示信号生成模块02、第三显示信号生成模块03以及第四显示信号生成模块连接，根据第二负反馈输出信号，第三显示信号以及第四显示信号生成第二反馈信号的第二反馈模块08。

与第一显示信号生成模块01和第二反馈模块08连接，根据输入的第二时间信号进行赋值，并根据第一负反馈输出信号和第二反馈信号对第二时间信号进行60进制减法计数以生成第二显示信号和第二负反馈输出信号的第二显示信号生成模块02。

其中，第二时间信号为初始化数值的个位的二进制编码第二位信号，第二显示信号生成模块02根据初始化数值的个位的二进制编码第二位的60进制减法计数规则生成第二显示信号。

与第二显示信号生成模块02连接，根据输入的第三时间信号进行赋值，并根据第二负反馈输出信号对第三时间信号进行60进制减法计数以生成第三显示信号和第三负反馈输出信号的第三显示信号生成模块03。

其中，第三时间信号为初始化数值的个位的二进制编码第三位信号，第三显示信号生成模块03根据初始化数值的个位的二进制编码第三位的60进制减法计数规则生成第三显示信号。

与第二显示信号生成模块02、第三显示信号生成模块03以及第四显示信号生成模块04连接，根据第二显示信号，第三显示信号以及第四显示信号生成第四反馈信号的第四反馈模块09。

与第一显示信号生成模块01和第四反馈模块09连接，根据输入的第四时间信号进行赋值，并根据第一负反馈输出信号和第四反馈信号对第四时间信号进行60进制减法计数以生成第四显示信号和第四负反馈输出信号的第四显示信号生成模块04。

其中，第四时间信号为初始化数值的个位的二进制编码第四位信号，第四显示信号生成模块04根据初始化数值的个位的二进制编码第四位的60进制减法计数规则生成第四显示信号。

与第四显示信号生成模块04连接，根据输入的第五时间信号进行赋值，并根据第四负反馈输出信号对第五时间信号进行60进制减法计数以生成第五显示信号和第五负反馈输出信号的第五显示信号生成模块05。

其中，第五时间信号为初始化数值的十位的二进制编码第一位信号，第五显示信号生成模块05根据初始化数值的十位的二进制编码第一位的60进制减法计数规则生成第五显示信号。

与第五显示信号生成模块05和第七显示信号生成模块07连接，根据输入的第六时间信号进行赋值，并根据第五负反馈输出信号和第七显示信号对第六时间信号进行60进制减法计数以生成第六显示信号和第六负反馈输出信号的第六显示信号生成模块06。

其中，第六时间信号为初始化数值的十位的二进制编码第二位信号，第六显示信号生成模块06根据初始化数值的十位的二进制编码第二位的60进制减法计数规则生成第六显示信号。

与第六显示信号生成模块06和第七显示信号生成模块07连接，根据第六显示信号和第七显示信号生成第七反馈信号的第七反馈模块10。

与第五显示信号生成模块05和第七反馈模块连接，根据输入的第七时间信号进行赋值，并根据第五负反馈输出信号和第七反馈信号对第七时间信号进行 60进制减法计数以生成第七显示信号和第七负反馈输出信号的第七显示信号生成模块07。

其中，第七时间信号为初始化数值的十位的二进制编码第三位信号，第七显示信号生成模块07根据初始化数值的十位的二进制编码第三位的60进制减法计数规则生成第七显示信号。

其中，第二显示信号生成模块02、第三显示信号生成模块03、第四显示信号生成模块04、第五显示信号生成模块05、第六显示信号生成模块06以及第七显示信号生成模块07均为时间信号赋值电路。

图4示出了本实用新型实施例提供的减法计数器的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

第一显示信号生成模块01包括第一时间信号赋值电路X1，第一时间信号赋值电路的负反馈输出端OUT_B与第一时间信号赋值电路的反馈输入端DATE连接；

第三显示信号生成模块03包括第三时间信号赋值电路X3，第三时间信号赋值电路的负反馈输出端OUT_B与第三时间信号赋值电路的反馈输入端DATE连接；

第五显示信号生成模块05包括第五时间信号赋值电路X5，第五时间信号赋值电路的负反馈输出端OUT_B与第五时间信号赋值电路的反馈输入端DATE连接。

此外，第二显示信号生成模块02包括第二时间信号赋值电路X2，第四显示信号生成模块04包括第四时间信号赋值电路X4，第六显示信号生成模块06包括第六时间信号赋值电路X6，第七显示信号生成模块07包括第七时间信号赋值电路X7。

第一时间信号赋值电路的开关控制端CTRL与第二时间信号赋值电路的开关控制端CTRL、第三时间信号赋值电路的开关控制端CTRL、第四时间信号赋值电路的开关控制端CTRL、第五时间信号赋值电路的开关控制端CTRL、第六时间信号赋值电路的开关控制端CTRL、第七时间信号赋值电路的开关控制端CTRL连接。

第二反馈模块08包括第一异或门XOR1、第六反相器INV6、第二与非门NAND2 以及第七反相器INV7。第一异或门XOR1的第一输入端和第一异或门XOR1的第二输入端分别为第二反馈模块08的第一输入端和第二反馈模块08的第二输入端，第一异或门XOR1的输出端与第六反相器INV6的输入端连接，第二与非门 NAND2的第一输入端为第二反馈模块08的第三输入端，第六反相器INV6的输出端与第二与非门NAND2的第二输入端连接，第二与非门NAND2的输出端与第七反相器INV7的输入端连接，第七反相器INV7的输出端为第二反馈模块08的输出端。

第四反馈模块09为第二异或门XOR2；第二异或门XOR2的第一输入端、第二异或门XOR2的第二输入端以及第二异或门XOR2的第三输入端分别为第四反馈模块09的第一输入端、第四反馈模块09的第二输入端以及第四反馈模块09 的第三输入端，第二异或门XOR2的输出端为第四反馈模块09的输出端。

第七反馈模块10为第三异或门XOR3；第三异或门XOR3的第一输入端和第三异或门XOR3的第二输入端分别为第七反馈模块10的第一输入端和第七反馈模块10的第二输入端，第三异或门XOR3的输出端为第七反馈模块10的输出端。

以下结合工作原理对图4所示的作进一步说明：

在具体实施过程中，假设用户设置了在60进制中从初始化数值33开始以一秒钟速度倒计时，时间走到预设数值16时，进行重新复位，此时会将之前设定的初始化数值33直接赋值输出，具体工作过程如下：信号TH60_L1、TH60_L2、 TH60_L3、TH60_L4、TH60_H1、TH60_H2、TH60_H3为在原60进制电路中设置的初始化数值(例如数值33)，其分别为第一数据信号至第七数据信号，即分别为初始化数值的个位的二进制编码第一位、初始化数值的个位的二进制编码第二位、初始化数值的个位的二进制编码第二位、初始化数值的个位的二进制编码第二位、初始化数值的十位的二进制编码第一位、初始化数值的十位的二进制编码第二位以及初始化数值的十位的二进制编码第三位；L1、L2、L3、L4、 H1、H2、H3为具有赋值功能60进制的减法计数器的输出到显示模块的数值，其分别为显示数值的个位的二进制编码第一位、显示数值的个位的二进制编码第二位、显示数值的个位的二进制编码第二位、显显示数值的个位的二进制编码第二位、显示数值的十位的二进制编码第一位、显示数值的十位的二进制编码第二位以及显示数值的十位的二进制编码第三位；当用户设置过程中开关控制信号CTRL处于低电平，设置好的初始化数值的信号波形直接通过时间信号赋值电路传输到显示模块，当用户开始计时后，开关控制信号CTRL被拉高，时间信号赋值电路就开始以每单位一秒的速度向下计数，当计数到预设数值(例如数值16)时，用户进行复位，此时开关控制信号CTRL再次拉低，再将之前设定好的初始化数值进行赋值输出，以此达到记忆输出的功能，无需再次进行设置。

本实用新型实施例还提供一种包含上述的减法计数器的倒计时装置，如图5 所示，倒计时装置包括：

用于生成60进制的时间信号的时间信号生成模块11。

具体实施中，时间信号生成模块11可以为去掉时钟脉冲信号后的如图1所示的原60进制电路。

与时间信号生成模块11连接，用于根据时间信号进行赋值，并根据脉冲信号和开关控制信号对时间信号进行60进制减法计数以生成显示信号的减法计数器12。

与减法计数器12连接，对显示信号进行显示的显示模块13。

本实用新型实施例通过第一传输门、第二传输门、第三传输门、第四传输门、第五传输门、第六传输门、第一与非门、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器以及第八反相器的逻辑组合实现了具有赋值功能的逻辑电路；同时还根据60进制减法器输出波形将七个上述时间信号赋值电路的依次连接，并配合外围电路实现了具有赋值功能的60进制的减法计数器功能；而且，将上述减法计数器连接在时间信号生成模块和显示模块中间，实现了60进制的倒计时装置；本实用新型实施例的减法计数器仅由简单的逻辑门构成，无需复杂的比较器、存储器或者微处理器，故简化了电路结构，降低了硬件和软件成本，上述增加了产品的市场竞争力。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。