专利名称：机床的数控系统的制作方法
技术领域：
本发明涉及一种对数控机床进行控制的控制系统，具体地说，是指一种基于ARM处理器和uC/OS实时操作系统的数控系统。
背景技术：
近年来，大部分数控机床的控制系统采用单片机实现控制，但单片机的控制电路结构较复杂，如果需要实现高性能的数控系统需采用多个(块)单片机，多个(块)单片机的组合使用降低了系统的可靠性、稳定性，增加了成本；并且系统实现的功能比较简单，人机交互能力差，控制精度低，从而导致了工作的效率比较低；另外，由于采用单片机进行控制，限制了控制系统的进一步改造，不便于二次开发使用。
发明内容
基于现有机床控制系统的不足，本发明公开了一种基于ARM处理器和uC/OS实时操作系统相结合的控制方式来控制机床的数控系统，该数控系统运用ARM处理器和FPGA，以及uC/OS实时操作系统的优势，实现一种具有较高集成度和性价比的，结构简单，能用较为经济的组合方式实现满足智能化要求的可再次开发使用的数控机床控制系统。
本发明的机床数控系统，采用基于ARM处理器和uC/OS实时操作系统相结合的控制方式，数控系统包括可供执行的程序和硬件电路，执行程序包括uC/OS实时操作系统、应用程序，硬件电路包括ARM处理器、FPGA、存储器、DA转换器、驱动电路、IO接口电路、隔离转换电路以及系统电源电路。LCD显示器同ARM处理器连接，控制面板同FPGA连接，基于uC/OS操作系统的数控程序在ARM处理器平台上运行，数控系统响应来自控制面板的用户操作，执行相应的数控加工过程，加工信息经ARM处理器处理后，下传至FPGA和DA转换。经DA转换后的模拟信号输出至变频器的驱动电路，控制机床的主轴电机；FPGA实现的伺服驱动信号经隔离转换后输出至机床的伺服系统，控制机床的运动；经ARM处理后的逻辑信息经FPGA、隔离转换后输出至IO接口，所述的IO接口接受机床信号并将其信号经隔离转换后反馈至FPGA，经FPGA处理后传输至ARM。
同现有技术相比，本发明的优点是(1)采用了具有高速性能和丰富接口资源的ARM处理器，具有集成度高，电路结构简单的特点；(2)同时在源码公开的实时操作系统μC/OS基础上，建立了一个适合数控机床使用的实时操作系统，提高了系统的性能和实时响应速度，工作稳定可靠；(3)本数控系统适合用户单位对产品加工过程中进行新功能的开发、拓展，以满足新产品制造时的各种需要；(4)本数控系统内核小、实时性强、稳定可靠；(5)价格低廉，操作简单，经济适用等多方面的特点。
图1是本发明硬件电路的功能结构框图。
图2是本发明数控系统功能实现的框图。
图3(a)是本发明ARM处理器的电路图。
图3(b)是本发明ARM处理器的存储器扩展电路。
图3(c)是本发明ARM处理器输出信号的转换电路。
图4(a)是本发明FPGA电路图。
图4(b)是本发明FPGA输出信号的隔离转换电路。
图5是本发明系统电源电路。
图6(a)是本发明IO接口接收信息部分电路。
图6(b)是本发明IO接口输出信息部分电路。
图7是本发明驱动电机电路图。
具体实施例方式
下面将结合附图对本发明作进行一步的详细说明。
本发明是基于ARM处理器和uC/OS实时操作系统的一种对数控机床进行控制的数控装置，在本发明中引入嵌入式系统技术，开发一种高性能的车床数控系统。实现数控系统的软件框架，并完成数控系统的功能。
计算机数控系统是一种位置控制系统，其本质是根据输入的数据段插补出理想的运动轨迹，然后输出到执行部件，加工出需要的零件。因此，输入、轨迹插补、伺服控制成为计算机数控系统的三个基本部分(即一般计算机控制系统的输入—决策—输出三个方面)，而所有这些工作由在计算机内的系统程序进行合理的组织，使整个系统有条不紊的进行工作。
本发明的数控机床的控制系统，采用ARM处理器和uC/OS的实时操作系统实现机床的控制，其执行程序的软件平台采用uC/OS实时操作系统，执行程序响应操作面板的操作，选择不同的操作方式，执行相应的动作。在自动运行时系统相应执行代码编译、刀具补偿、速度计算、插补、位置伺服的各个阶段控制机床的运动；其控制装置中的ARM处理器连接机床的LCD，FPGA连接机床的操作面板，基于uC/OS操作系统的数控程序在ARM处理器上运行，数控系统响应来自控制面板键盘的用户操作，执行相应的数控加工过程，加工信息经ARM处理器处理后，下传至FPGA和DA转换模块。FPGA实现脉冲信号的产生和计数、键盘的扫描和IO的控制，并将产生的控制信号经隔离与转换电路传输至机床的伺服电机；其中DA转换产生变频器所需要的模拟信号，由变频器驱动机床的主轴电机。(请参见图1所示)在本发明中根据控制系统所需完成的功能和需求，执行程序设定了六个任务，即人机界面、数据处理、运动控制、逻辑控制、辅助控制和伺服控制，每个任务又可以划分为更小的子模块。(请参见图2所示)(1)人机界面管理并完成数控系统与操作者之间的交互操作者可以通过“人机界面”输入加工对象，设置加工过程中的有关参数，设置刀具的参数，并可以通过“人机界面”管理存储在数控系统中的加工文件。“人机界面”还可以提供系统诊断功能，发现数据系统可能的问题，并为操作过程提供帮助。
(2)逻辑处理即PLC功能，主要完成IO点的操作和简单的逻辑运算。
(3)运动控制运动控制使机床根据指定的指令或零件信息产生指定的运动，它主要协调各个轴的运动，为伺服处理提供精确的位置指令。
(4)辅助控制完成主轴管理、刀库管理、故障诊断、网络控制等。
(5)数据处理完成G代码的编译和刀具补偿功能。
(6)伺服处理伺服处理是在给定的约束范围内各个轴(指机床各轴)执行运动指令所有必须的方法，伺服控制一般分为开环和闭环控制，本发明两种方式均可。
在本发明中，根据控制面板选择不同的操作方式实现对机床的控制。数控系统为一硬件电路，其安装在机床的显示和键盘装置的背部。硬件电路包括有ARM处理器、FPGA、内存扩展电路、DA转换器、驱动电路、IO接口电路、隔离转换电路、系统电源电路。(请参见图3～7所示)(1)ARM处理器包括S3C44BOX型嵌入式CPU、时钟、复位电路、JTAG接口和实时时钟-RTC(Real Time Counter)电路、存储器接口、LCD控制器、异步串口、同步串口、通用IO接口等。
时钟采用的是6MHz外部晶体，利用ARM片内的PLL模块，可以将CPU的运行速度提高到66MHz。ARM处理器UN2001的66、65、64端接时钟电路，复位电路没有使用普通的阻容复位，而是采用的复位专用芯片UN2002 IMP811T，该芯片具有电压监视和手动复位输入功能，当系统电源电路供电电压小于3.08V时输出复位信号，ARM处理器UN2001的50端接复位电路UN2002的2端，复位电路UN2002的3端接复位开关，4端接3.3V的电源。
(2)FPGA为了保存突然掉电后对FPGA中数据的丢失，专门对FPGA配置了存储器，存储器E使用ByteBlasterMV下载线进行烧写，对FPGA进行在线配置和配置芯片UN3000对FPGA进行配置。其中ByteBlasterMV下载线对配置芯片UN3000进行烧写和对FPGA进行在线配置使用的是串行JTAG链，对FPGA进行配置可以在不改变硬件的情况下同时对配置芯片UN3000和FPGA进行控制，也可以在烧写配置芯片UN3000以后在上电时由配置芯片UN3000配置FPGA，大大方便了调试和使用。
配置芯片使用的是EPC2LC20芯片，该芯片实际上是串行FLASH，通过JTAG接口进行烧写。
FPGA使用ARM处理器的外部总线进行通信，需要用到的ARM处理器的信号有16根数据线、8根地址线、读、写、片选、中断。这样总共有512字节的访问空间。FPGA UN3001的16条数据线19、24-31、36-41、44端与ARM处理器UN2001的16条数据线D0～D15连接，8条地址线18、45-47、53-56端与ARM处理器UN2001的A0～A7连接，FPGA UN3001的17端与ARM处理器UN2001的33端连接作为FPGA对ARM处理器的中断信号，FPGA UN3001的182、80、184、78端与ARM处理器UN2001的50、23、15、16端连接作为FPGA对ARM处理器的复位、片选、读、写控制信号。
(3)存储器存储器A NOR FLASH采用Am29LV160B，2MByte，用于存储启动代码，该代码完成对ARM处理器的初始化，存储器B然后将基于uC/OS实时操作系统的数控系统执行程序从自身复制到存储器C中。
存储器B NAND FLASH采用K9F2808U，16MByte，存储基于uC/OS实时操作系统的数控系统执行程序、及数控文件。
存储器C SDRAM采用HY57V561620，32MByte，作为系统动态内存，用于存储运行时的程序和常量。
存储器D NVRAM采用DS1230W，16K字节，用于存储机床的运行状态参数，防止突然掉电时损失数据。
其中，ARM处理器的16条数据线D0～D15接存储器A和存储器C的数据线端；ARM处理器的8条数据线D0～D7接存储器B和存储器D的数据线端；ARM处理器的地址线A0～A19接存储器A的A0～A19端；ARM处理器的地址线A0～A12接存储器B的A0～A12端；ARM处理器的地址线A0～A13接存储器D的A0～A13端。
(4)DA转换DA转换器采用AD7243，这是一款12位串行DA转换器，具有多种电压输出范围和多种工作模式。
为了提高模拟输出的阻抗性能，需要使用运算放大器进行处理。由于DA转换器输出是0～10V电压，所以采用射随器电路。运放使用MC4558芯片。(如图3(c)所示)(5)信号隔离与转换使用了ULN2803芯片作为驱动，ULN2803芯片是8单元达林顿管驱动器，可以提供1A的电流。由于FPGA在配置前和配置的时候管脚上拉的问题，TLP521芯片输入上拉，输出下拉，这样ULN2803芯片的输入是低电平，所以他的输出表现为关断，可以防止继电器的误动作。在实现差分-单端信号转换的时候，在输入信号对的正极信号上要加一个110欧姆的电阻，在负级信号上加一个560欧姆的电阻。这样可以使信号的识别能力提高。(如图4(b)所示)(6)系统电源可以选择器件的电源模块有线性稳压器和开关电源模块两种。线性稳压器的特点是输出品质好，外电路简单，但是当输入输出电压差较大时，输出功率会受到很大影响。而开关电源模块输出功率受输入输出电压差影响较小，但是品质差一些，外部电路也比较复杂。
因此，在本发明中使用线性稳压器实现5V～3.3V和5V～2.5V的转换，使用开关电源模块实现24V～5V的转换。线性稳压其使用LM1085芯片，可以提供1A的输出电流。开关电源模块使用的是LM2575-5，效率可以达到80％。(如图所示)(7)通讯接口作为通讯接口的RS232电平转换使用的是UN2000 MAX3232芯片，其ARM处理器UN2001 S3C44BOX的100端接UN2000 MAX3232的11端，104端接10端，99端接12端，103端接9端，该通讯接口兼容3V～5.5V的电平，直接与3.3V的ARM处理器UN2001连接。
下面列出具体管脚的连接关系，但此连接关系不用来限制本发明权利要求所限制的范围。
本发明的微处理器芯片采用基于ARM7TDMI内核的型号为S3C44BOX的芯片。ARM微处理器UN2001的119-124、127-136端对应连接到存储器AUN4000的45-29端，作为存储器A的数据信号，1-3、143-151、153-160端对应连接到存储器A UN4000的23-25、9、16、17、48、1-5端，作为存储器A的地址信号，17、16、15、50端对应连接到UN4000的26、11、28、12端，分别作为存储器A的片选信号、读写信号和复位信号，119-124、127-136端还经10欧姆电阻连接到存储器C UN4001的53、51、50、48、47、45、44、42、13、11、10、8、7、5、4、2端，作为存储器B的数据信号，1-3、150、151、153-160端经22欧姆电阻连接到存储器C UN4001的25-23、36、35、22、34-26端，作为存储器C的地址信号，7、8、11、12、16、25、27、28端对应连接到存储器C UN4001的17、18、15、39、16、19、37、38端，作为存储器C的控制信号，129-136端连接到存储器B UN4003的44-41、32-29端，作为存储器B的数据信号，115-118端对应连接到存储器B UN4003的7、17、16、9端，作为存储器B的控制信号，119-124、127-136端对应连接到存储器DUN4004的19-11端，作为存储器D的数据信号，1-3、148-151、153-160端还连接到存储器D UN4004的8-10、1、26、2、23、21、24、25、3-7端，作为存储器D的地址信号，11、15、20对应连接到存储器D UN4004的27、22、20端。
UN2001的56、58、59端对应连接到DA转换器UN5000的3、2、4端，作为时钟、同步、数据信号。
UN2001的129-136数据信号端和15、16、19、32、50控制信号端可以作为通讯接口。
UN2001的1-3、156-160、119-124、127-136端对应连接到FPGAUN3001的55-53、61、60、58-56、88-85、83、75-73、71-67、65-63端，作为输入输出信号，15、16、23、50端对应连接到FPGA UN3001的184、78、80、182端，作为控制信号。
UN2001的50、60、61、69、70端对应连接到PT2003的4-8端，91-94端是控制信号对应连接LCD接口PT2003的9-12端，95-98、111-114端是数据信号对应连接LCD接口PT2003的14-17、22-25端，99、100、103、104端是系统的两路串行口对应连接UN2000的12、11、9、10端，42-46端经JTAG电路处理后连接到PT2005的3、9、7、5、11端，75-82端对应连接PT2002的2-9端，51端同10k电阻串联后与电源相接，52-54端通过串联晶振模式选择电路的10K电阻接地，64、65端连接外部晶振电路，66端对应连接外部时钟接口，87-89端对应连接外部RTC接口，83-85端同10Nf电容串联后接地。
UN2001的9、47、67、125端是系统电源连接3.3V，21、34、62、86、109、138端是系统电源连接2.5V，10、22、35、48、63、73、74、90、110、126、139、152端接地，其余端子悬空。
所述的ARM微处理器是低功耗的32位核，具有丰富的接口资源，扩展了一系列完整的通用外围器件(USB接口，RS-232接口，JTAG调试口，以及键盘接口和LCD接口)，使系统费用降至最低，消除了增加附加配置的需要；另外，ARM微处理器扩展了大量的内存和16M硬盘存储空间，加快了CPU处理任务的速度，有利于系统的实时控制。
FPGA UN3001的153、4、1、50端与UN3000的11、1、3、19端与PT3000的1、3、5、9端连接，组成JTAG下载链，通过这个电路和FPGA的下载线PC机可以实现对UN3001的烧写和对UN3001的配置。UN3001的52、105、155、2、156端与UN3000的8、13、4、9、2端连接组成UN3000对UN3001的配置电路，通过这个电路当系统上电时UN3000可以自动对UN3001进行配置。UN3001的153、UN3001的183端与JP3001的4端连接作为UN3001的时钟输入，UN3001的7-16、198-200、202-208端与控制面板PT6000的31-50连接作为控制面板上键盘的扫描控制信号，UN3001的57、58、60、61、63-65、67-71、73-75、83端与UN10001和UN10003的2-9端连接作为输出控制信号，UN3001的122、125、134-136、139-144、147-150、157与PT12043和PT12044的11-18连接作为扩展输出控制信号，UN3001的85-89、90、92-97、99、100、111端与UN9000和UN9002的2-9端连接作为输入信号，UN3001的101-103、112、113端与UN8009的6-9、2、3端连接作为主轴编码器和手轮编码器的输入信号，UN3001的114-116、119-127端与UN7001的2-7端连接作为对电机驱动器的控制信号，UN3001的126-128、131-133端与UN7000的2-7端连接作为对电机驱动器的位置指令信号。
权利要求
1.一种机床的数字控制系统，至少包含数控系统的执行程序、硬件电路，以及显示器和控制面板，其特征在于所述的执行程序包括有uC/OS实时操作系统和基于uC/OS实时操作系统的数控应用程序，其uC/OS实时操作系统负责系统的调度和管理；其基于uC/OS实时操作系统的数控应用程序负责执行数控系统；执行程序响应控制面板的输入/输出指令操作；所述的硬件电路包括有一ARM处理器，负责数控系统的信息、数据的运算；一存储器扩展电路，负责存储上述ARM处理器的程序和数据，其中，存储器A中存储有系统初始化启动代码，存储器B中存储有基于uC/OS实时操作系统的数控系统执行程序及机床加工所需的数控程序，存储器C中是动态内存，存储有系统运行时的程序和数据，存储器D中存储有机床运行的状态参数及机床、刀具参数；一FPGA，负责将上述ARM处理器输出的位置信息输出至机床电机的伺服系统，控制机床的运动；其输出的逻辑信息对IO接口进行控制；一存储器E，负责上述FPGA在掉电后的数据保存；一D/A转换器，负责将上述ARM处理器输出的数字信息转换成模拟信息；一驱动电路，负责将上述D/A转换的信息输出至机床变频器；一IO接口电路，负责机床和数控系统的联通；一隔离转换电路，负责将上述FPGA、IO接口的信息进行隔离、转换；一系统电源电路，负责提供控制系统和继电器所需电源；数控系统采用基于ARM处理器和uC/OS实时操作系统相结合的控制方式；LCD显示器同ARM处理器连接，控制面板同FPGA连接，机床主轴变频器同驱动电路连接，机床电机同隔离转换电路连接；存储器C中的基于uC/OS实时操作系统的数控系统执行程序在ARM处理器平台上运行，ARM处理器响应来自控制面板的用户操作指令，执行相应的数控加工过程；零件加工信息经ARM处理后，下传至FPGA和DA转换模块；DA转换后的模拟信号输出至变频器的驱动电路，控制机床的主轴电机；FPGA实现的伺服驱动信号经隔离转换后输出至机床的伺服系统，控制机床的运动；经ARM处理后的逻辑信息经FPGA、隔离转换后输出至IO接口，所述的IO接口接受机床信号并将其信号经隔离转换后反馈至FPGA和ARM。
2.根据权利要求1所述的机床数控系统，其特征在于所述ARM处理器可选用ARM7系列或ARM9系列芯片；所述存储器A可选用FLASH、ROM存储器；存储器B可选用FLASH、ROM存储器；存储器C可选用SRAM、SDRAM、DRAM、NVRAM、FRAM存储器；存储器D可选用FLASH、ROM存储器；存储器E可选用FLASH、ROM存储器；所述FPGA可选用ACEX系列芯片、FLEX系列芯片、CYCLONE系列芯片、APEX系列芯片、STRATIX系列芯片；
3.根据权利要求1所述的机床数控系统，其特征在于设置有通信接口电路。
4.根据权利要求3所述的机床数控系统，其特征在于通信接口为RS232标准数据通信。
5.根据权利要求1所述的机床数控系统，其特征在于所述ARM处理器UN2001选用S3C44B0X芯片；所述存储器A UN4000选用AM29LV160芯片，存储器B UN4003选用K9F2808芯片，存储器C UN4001选用HY57V561620芯片，存储器D UN4004选用DS1230芯片，存储器E UN3000选用EPC2LC20芯片；所述FPGA UN3001选用EP1K-QFP208-3芯片；所述DA转换器UN5004选用AD7243芯片，其输出值0～10V；所述驱动电路UN5000选用74HC245芯片；所述隔离转换电路UN8009选用74HC245芯片；所述IO接口电路选用4片74HC245芯片；所述系统电源电路选用2片LM1085芯片和1片LM2575芯片，分别用于产生24V、±12V、5V电压；其中，ARM微处理器UN2001的119-124、127-136端对应连接到存储器AUN4000的45-29端，作为存储器A的数据信号，1-3、143-151、153-160端对应连接到存储器A UN4000的23-25、9、16、17、48、1-5端，作为存储器A的地址信号，17、16、15、50端对应连接到UN4000的26、11、28、12端，分别作为存储器A的片选信号、读写信号和复位信号，119-124、127-136端还经10欧姆电阻连接到存储器C UN4001的53、51、50、48、47、45、44、42、13、11、10、8、7、5、4、2端，作为存储器B的数据信号，1-3、150、151、153-160端经22欧姆电阻连接到存储器C UN4001的25-23、36、35、22、34-26端，作为存储器C的地址信号，7、8、11、12、16、25、27、28端对应连接到存储器C UN4001的17、18、15、39、16、19、37、38端，作为存储器C的控制信号，129-136端连接到存储器B UN4003的44-41、32-29端，作为存储器B的数据信号，115-118端对应连接到存储器B UN4003的7、17、16、9端，作为存储器B的控制信号，119-124、127-136端对应连接到存储器DUN4004的19-11端，作为存储器D的数据信号，1-3、148-151、153-160端还连接到存储器D UN4004的8-10、1、26、2、23、21、24、25、3-7端，作为存储器D的地址信号，11、15、20对应连接到存储器D UN4004的27、22、20端；UN2001的56、58、59端对应连接到DA转换器UN5000的3、2、4端，作为时钟、同步、数据信号；UN2001的129-136数据信号端和15、16、19、32、50控制信号端可以作为通讯接口；UN2001的1-3、156-160、119-124、127-136端对应连接到FPGAUN3001的55-53、61、60、58-56、88-85、83、75-73、71-67、65-63端，作为输入输出信号，15、16、23、50端对应连接到FPGA UN3001的184、78、80、182端，作为控制信号；UN2001的50、60、61、69、70端对应连接到PT2003的4-8端，91-94端是控制信号对应连接LCD接口PT2003的9-12端，95-98、111-114端是数据信号对应连接LCD接口PT2003的14-17、22-25端，99、100、103、104端是系统的两路串行口对应连接UN2000的12、11、9、10端，42-46端经JTAG电路处理后连接到PT2005的3、9、7、5、11端，75-82端对应连接PT2002的2-9端，51端同10k电阻串联后与电源相接，52-54端通过串联晶振模式选择电路的10K电阻接地，64、65端连接外部晶振电路，66端对应连接外部时钟接口，87-89端对应连接外部RTC接口，83-85端同10Nf电容串联后接地；UN2001的9、47、67、125端是系统电源连接3.3V，21、34、62、86、109、138端是系统电源连接2.5V，10、22、35、48、63、73、74、90、110、126、139、152端接地；FPGA UN3001的153、4、1、50端与UN3000的11、1、3、19端与PT3000的1、3、5、9端连接，组成JTAG下载链，通过这个电路和FPGA的下载线PC机可以实现对UN3001的烧写和对UN3001的配置。UN3001的52、105、155、2、156端与UN3000的8、13、4、9、2端连接组成UN3000对UN3001的配置电路，通过这个电路当系统上电时UN3000可以自动对UN3001进行配置；UN3001的153、UN3001的183端与JP3001的4端连接作为UN3001的时钟输入，UN3001的7-16、198-200、202-208端与控制面板PT6000的31-50连接作为控制面板上键盘的扫描控制信号，UN3001的57、58、60、61、63-65、67-71、73-75、83端与UN10001和UN10003的2-9端连接作为输出控制信号，UN3001的122、125、134-136、139-144、147-150、157与PT12043和PT120441的11-18连接作为扩展输出控制信号，UN3001的85-89、90、92-97、99、100、111端与UN9000和UN9002的2-9端连接作为输入信号，UN3001的101-103、112、113端与UN8009的6-9、2、3端连接作为主轴编码器和手轮编码器的输入信号，UN3001的114-116、119-127端与UN7001的2-7端连接作为对电机驱动器的控制信号，UN3001的126-128、131-133端与UN7000的2-7端连接作为对电机驱动器的位置指令信。
6.根据权利要求5所述的机床数控系统，其特征在于直线插补精度＜0.0003mm；圆弧插补精度＜0.0005mm；切削进给速度误差(与设定值)＜±3％；快速移动速度误差(与设定值)＜±10％；G04延时指令误差＜5ms；加、减速时间常数误差＜5ms；系统各种脉冲持续时间(与设置时间)精度误差＜5ms。
7.根据权利要求1、5所述的机床数控系统，其特征在于可适用于车床、铣床和加工中心。
全文摘要
本发明公开了一种机床数控系统，包括可供执行的程序和硬件电路，执行程序包括uC/OS实时操作系统和基于uC/OS实时操作系统的数控应用程序，硬件电路的处理器响应来自控制面板的用户操作，执行相应的数控加工过程，加工信息经处理器下传至FPGA和DA转换，经DA转换后的模拟信号输出至变频器的驱动电路控制机床的主轴电机；处理器输出的逻辑信息经FPGA、隔离转换后输出至IO接口，IO接口接受机床信号并将其信号经隔离转换后反馈至FPGA，经FPGA处理后传输至处理器。该数控系统集高性能的ARM处理器、大规模可现场可编程门阵列FPGA和uC/OS实时操作系统于一体，是一种新型的具有高集成度、高性价比和高可靠性的全功能数控系统。
文档编号G05B19/4097GK1570794SQ20041000909
公开日2005年1月26日 申请日期2004年5月14日 优先权日2004年5月14日
发明者王田苗, 陈友东, 魏洪兴, 孙恺, 刘淼 申请人:北京博创兴工科技有限公司