多通道串行模拟量的串并处理装置及方法

文档序号:6290064阅读:291来源:国知局

专利名称::多通道串行模拟量的串并处理装置及方法
技术领域
:本发明是一种将多通道串行的模拟量处理数据通过现场可编程门阵列器件处理成同步、并行数字信号,供主CPU使用,用于各种电力自动化装置中,可以极大地降低主CPU的负荷,提高系统效率及可靠性。属于电力自动化装置制造的
技术领域
。技术背景在电力系统中,各种基于电气量的保护测控装置及自动装置都需要对现场的电压电流等模拟量进行采集、处理,用做测量显示、保护出口的判据。在保护测控装置及自动装置的所有处理任务中,模拟量处理的工作量及实时性要求都是最高的,而且也是实现其他功能的先决条件。另一方面,由于处理模拟量需要消耗主CPU大量的资源、占用大部分的中断时间,加之主CPU还必须处理保护、通信、显示等其他任务,使得主CPU的负荷达到几乎饱和的程度,不利于装置运行的可靠性及保护出口的快速、灵敏。使用多通道同步采样转换AD芯片虽然可以解决上述技术难点,但由于受到成本、装置体积等的限制,使用本技术发明的处理模式可以很好的解决。
发明内容技术问题本发明的目的是提供一种低成本、占有最小空间、将主CPU负荷降之最低、性能指标符合要求的多通道串行模拟量的串并处理装置及方法。技术方案为了实现以上目的,本发明采用成本相对低廉,精度、速度、稳定度、处理能力(如位数)完全优越的单通道串行AD器件+多路模拟转换开关的模式实现,辅之以现场可编程门阵列器件(FPGA)进行控制、数据格式转换、预存、通知读取等。主CPU只需收到读取信号后以并行方式一次性集中收读所有已转换完成的多路模拟量数据,大大减轻主CPU的负担,提高装置性能、降低装置故障率。本发明的多通道串行模拟量的串/并处理装置包括模拟量输入/低通滤波器、多路转换开关、运算放大器、模拟量调理电路、串行模/数转换器、现场可编程门阵列;其中,模拟量输入/低通滤波器、多路转换开关、运算放大器、模拟量调理电路、串行模/数转换器、现场可编程门阵列顺序串联连接,现场可编程门阵列的通道选择信号的输出端接多路转换开关的通道选择信号的输入端,现场可编程门阵列的转换/读取命令的输出端接串行模/数转换器的转换/读取命令的输入端;模拟量输入/低通滤波器的输入端为本装置的输入端,接输入信号"AIN1至AIN6";现场可编程门阵列的输出端"INTO"为本装置的输出端,现场可编程门阵列的通过与主CPU交换数据的数据线与外部的主CPU连接。其处理方法为通过现场可编程门阵列控制多路转换开关及串行模/数转换器,获得所有待采集通道的转换数据并转换成主CPU读取的并行数据,具体方法为-1.)现场可编程门阵列接收主CPU以"转换启动信号"为联络信号启动模/数转换,当现场可编程门阵列检测到"转换启动信号"上升沿时,以"A0-A3、EN"端控制多路转换开关的多路开关电路"ADG506A"的编码输入端及使能端,控制选通相应的模拟量,通过运算放大器中的第二运算放大器"0PA132"及第三运算放大器"0PA353"施加偏置及量程调理后送入串行模/数转换器中的串行模/数转换电路"AD7687";2.)现场可编程门阵列通过控制串行模/数转换电路"AD7687"的"CNV"端,当"CNV"变高时控制其进行模数转换,当"CNV"变低时控制其数据输出,串行模/数转换电路"AD7687"转换结束后现场可编程门阵列给出时钟信号接入串行模/数转换电路"AD7687"的"SCK"端,并从串行模/数转换电路"AD7687"的"SD0"端接收其输出的串行数据;3.)完整的16bit数据接收完成后,现场可编程门阵列(6)内部将其整理成并行16位数据,预存至缓冲区中;现场可编程门阵列(6)禁止多路开关电路"ADG506A"的使能"EN"端,并通过"A0-A3"端给出下一路模拟量通道的相应编码,然后使能多路开关电路"ADG506A"的"EN"端,使被选的模拟量通过多路转换开关进入串行模/数转换器进行转换;4.)现场可编程门阵列重复这些过程直至所有的模拟量转换完成,然后将输出端"int0"端拉低以通知主CPU读取准备好的数据,读取结束后现场可编程门阵列处于空闲状态,等待主CPU发起下一次模/数转换命令的到来。有益效果本发明的整个电路具有如下特点a)紧凑。由于使用单通道串行AD器件,本身体积小,加之仅要一片,所占空间大大縮减,可以降低PCB布线难度、提高抗干扰性能。b)低成本。由于使用串行技术,技术指标完全符合产品需求,但成本可以大大降低,提高产品的市场竞争优势。c)低功耗。在同比条件下串行AD的功耗只有并行AD的3%左右,低功耗带来低温升,从而减少AD的温漂影响。图l是本发明的电路原理框图。其中有模拟量输入/低通滤波器l、多路转换开关2、运算放大器3、模拟量调理电路4、串行模/数转换器5、现场可编程门阵列6。图2是本发明的电路原理图。图3是本发明的控制流程图。具体实施方式本发明的多通道串行模拟量的串/并处理装置包括模拟量输入/低通滤波器l、多路转换开关2、运算放大器3、模拟量调理电路4、串行模/数转换器5、现场可编程门阵列6;其中,模拟量输入/低通滤波器l、多路转换开关2、运算放大器3、模拟量调理电路4、串行模/数转换器5、现场可编程门阵列6顺序串联连接,现场可编程门阵列6的通道选择信号的输出端接多路转换开关2的通道选择信号的输入端,现场可编程门阵列6的转换/读取命令的输出端接串行模/数转换器5的转换/读取命令的输入端;模拟量输入/低通滤波器1的输入端为本装置的输入端,接输入信号"AIN1至AIN6";现场可编程门阵列6的输出端"INTO"为本装置的输出端,现场可编程门阵列6的通过与主CPU交换数据的数据线与外部的主CPU连接。首先将外部输入的电压电流等模拟量经2阶RC低通滤波回路滤除高次杂波,然后接至16选1的多路转换开关2,多路转换开关2在现场可编程门阵列FPGA的控制下依次选通其中的每一路输出至后级的运放器件,运放器件接成射极跟随的方式,其输出信号经两片运放芯片及一片高精度电压基准源调理成0-2.5V的弱电电压信号,该信号送入模/数转换器件转换成16位的数字信号,转换完成后等待现场可编程门阵列器件读取并启动下一次转换。现场可编程门阵列采集完所有的16路模拟量后以一个联络信号通知主CPU读取数据。多通道串行模拟量的串/并处理装置的处理方法为通过现场可编程门阵列6控制多路转换开关2及串行模/数转换器5,获得所有待采集通道的转换数据并转换成主CPU读取的并行数据,具体方法为1.)现场可编程门阵列6接收主CPU以"转换启动信号"为联络信号启动模/数转换,当现场可编程门阵列6检测到"转换启动信号"上升沿时,以"A0-A3、EN"端控制多路转换开关2的多路开关电路"ADG506A"的编码输入端及使能端,控制选通相应的模拟量,通过运算放大器3中的第二运算放大器"0PA132"及第三运算放大器"0PA353"施加偏置及量程调理后送入串行模/数转换器5中的串行模/数转换电路"AD7687";2.)现场可编程门阵列(6)通过控制串行模/数转换电路"AD7687"的"CNV"端,当"CNV"变高时控制其进行模数转换,当"CNV"变低时控制其数据输出,串行模/数转换电路"AD7687"转换结束后现场可编程门阵列6给出时钟信号接入串行模/数转换电路"AD7687"的"SCK"端,并从串行模/数转换电路"AD7687"的"SD0"端接收其输出的串行数据;3.)完整的16bit数据接收完成后,现场可编程门阵列6内部将其整理成并行16位数据,预存至缓冲区中;现场可编程门阵列6禁止多路开关电路"ADG506A"的使能"EN"端,并通过"AO-A3"端给出下一路模拟量通道的相应编码,然后使能多路开关电路"ADG506A"的"EN"端,使被选的模拟量通过多路转换开关2进入串行模/数转换器5进行转换;4.)现场可编程门阵列6重复这些过程直至所有的模拟量转换完成,然后将输出端"int0"端拉低以通知主CPU读取准备好的数据,读取结束后现场可编程门阵列6处于空闲状态,等待主CPU发起下一次模/数转换命令的到来。图1、图2分别为本发明的电路原理框图及原理图。先将外部需要采集的电流电压等模拟量信号进行2阶低通滤波,接入高速、低阻抗、CM0S多路模拟转换开关,选通后接入接成射极跟随方式的运算放大器输入端,之后用两片运放将该信号加一直流偏置,使其符合AD器件的输入要求后送入AD芯片进行转换,转换后的数字流在FPGA的控制下被读入FPGA的BUF中,并转换成16bit的并行数据暂存,读取完成后FPGA控制下一路转换,如此反复,直至所有通道转换完成,通知主CPU读取准备好的数据。图2是本发明的控制流程图。首先由装置主CPU发出采集各路模拟量下一点数据的启动信号,即,将acLstart(转换启动信号)信号拉低(一段时间后CPU再将其拉高),FPGA检测到该信号下降沿后,先驱动A0-A3为待选择的通道对应值,然后将EN信号置为高电平,随后将串行模/数转换电路"AD7687"的管腿6"CNV"拉高,使串行模/数转换电路"AD7687"开始转换,延时串行模/数转换电路"AD7687"所需的转换时间后,FPGA将CNV信号拉低,同时在串行模/数转换电路"AD7687"的管腿8"SCK"输出一定频率的方波信号,这时串行模/数转换电路"AD7687"将由其管腿7"SDO"在SCK的上升沿输出转换后的有效信息,FPGA接收完整的16bit数据后转换成16位并行数据储存起来。然后依次选通下一路通道重复上述过程。直至所有通道完成后以intO信号通知主CPU读取所有通道的并行数据,并做好准备下一次的转换控制。以下为本技术所用的各器件的型号:<table>tableseeoriginaldocumentpage8</column></row><table>权利要求1.一种多通道串行模拟量的串并处理装置,其特征在于该装置包括模拟量输入/低通滤波器(1)、多路转换开关(2)、运算放大器(3)、模拟量调理电路(4)、串行模/数转换器(5)、现场可编程门阵列(6);其中,模拟量输入/低通滤波器(1)、多路转换开关(2)、运算放大器(3)、模拟量调理电路(4)、串行模/数转换器(5)、现场可编程门阵列(6)顺序串联连接,现场可编程门阵列(6)的通道选择信号的输出端接多路转换开关(2)的通道选择信号的输入端,现场可编程门阵列(6)的转换/读取命令的输出端接串行模/数转换器(5)的转换/读取命令的输入端;模拟量输入/低通滤波器(1)的输入端为本装置的输入端,接输入信号“AIN1至AIN6”;现场可编程门阵列(6)的输出端“INTO”为本装置的输出端,现场可编程门阵列(6)的通过与主CPU交换数据的数据线与外部的主CPU连接。2.根据权利要求1所述的多通道串行模拟量的串并处理装置的串并处理方法,其特征在于通过现场可编程门阵列(6)控制多路转换开关(2)及串行模/数转换器(5),获得所有待采集通道的转换数据并转换成主CPU读取的并行数据,具体方法为1.)现场可编程门阵列(6)接收主CPU以"转换启动信号"为联络信号启动模/数转换,当现场可编程门阵列(6)检测到"转换启动信号"上升沿时,以"A0-A3、EN"端控制多路转换开关(2)的多路开关电路"ADG506A"的编码输入端及使能端,控制选通相应的模拟量,通过运算放大器(3)中的第二运算放大器"0PA132"及第三运算放大器"0PA353"施加偏置及量程调理后送入串行模/数转换器(5)中的串行模/数转换电路"AD7687";2.)现场可编程门阵列(6)通过控制串行模/数转换电路"AD7687"的"CNV"端,当"CNV"变高时控制其进行模数转换,当"CNV"变低时控制其数据输出,串行模/数转换电路"AD7687"转换结束后现场可编程门阵列(6)给出时钟信号接入串行模/数转换电路"AD7687"的"SCK"端,并从串行模/数转换电路"AD7687"的"SD0"端接收其输出的串行数据;3.)完整的16bit数据接收完成后,现场可编程门阵列(6)内部将其整理成并行16位数据,预存至缓冲区中;现场可编程门阵列(6)禁止多路开关电路"ADG506A"的使能"EN"端,并通过"A0-A3"端给出下一路模拟量通道的相应编码,然后使能多路开关电路"ADG506A"的"EN"端,使被选的模拟量通过多路转换开关(2)进入串行模/数转换器(5)进行转换;4.)现场可编程门阵列(6)重复这些过程直至所有的模拟量转换完成,然后将输出端"int0"端拉低以通知主CPU读取准备好的数据,读取结束后现场可编程门阵列(6)处于空闲状态,等待主CPU发起下一次模/数转换命令的到来。全文摘要多通道串行模拟量的串并处理装置及方法将多通道串行的模拟量处理数据通过现场可编程门阵列器件处理成同步、并行数字信号,供主CPU使用,用于各种电力自动化装置中,可以极大地降低主CPU的负荷,提高系统效率及可靠性。该装置包括模拟量输入/低通滤波器(1)、多路转换开关(2)、运算放大器(3)、模拟量调理电路(4)、串行模/数转换器(5)、现场可编程门阵列(6);通过现场可编程门阵列(6)控制多路转换开关(2)及串行模/数转换器(5),获得所有待采集通道的转换数据并转换成主CPU读取的并行数据。本发明的整个电路具有紧凑、低成本、低功耗的特点。文档编号G05B19/048GK101158856SQ20071013258公开日2008年4月9日申请日期2007年12月17日优先权日2007年12月17日发明者伍道勇,兵李,杰李,肖剑峰,伟过,伟郭申请人:江苏金智科技股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1