基于sopc技术的污水处理电控系统的制作方法

文档序号:6292929来源:国知局
专利名称:基于sopc技术的污水处理电控系统的制作方法
基于S0PC技术的污水处理电控系统
所属领域
本发明涉及一种污水处理的专用电控系统,特别涉及一种基于S0PC
技术的污水处理电控系统。
背景技术
污水处理电控系统在运行中主要的问题是调节池、水解酸化池、
中间水池、CAST反应池等污水池容量大,电控系统常年不能断电,即
使节假日生产中断,污水处理也不能中断,这给电控系统造成很大压力,
尤其是中心控制器,即可编程序控制器的CPU, 一般经5 6年的连续 运转,极易发生死机等故障,致使污水处理站控制失灵,导致污水外溢, 污染环境。

发明内容
本发明的目的就在于克服上述现有技术中存在的不足,而提供一
种基于S0PC技术的污水处理电控系统,该电控系统的工作可靠性、 功能扩展性和可升级性强。
本发明的技术方案是 一种基于S0PC技术的污水处理电控系统, 其特征在于由CPU主板模块、若干个子板10扩展中继、若干个子板 10扩展模块和两极专用总线组成;CPU主板模块与若干个子板10扩展 中继通过专用总线实行双向连接,每一个子板10扩展中继通过专用总 线与若干个子板10扩展模块实行双向连接;上述CPU主板模块由若干 个IP核集成于FPGA中;IP核主体模块由双CPU主备系统结构、Prof ibus 控制器、TCP/IP控制器、RS232串行通信控制器和专用总线接口控制器 组成;双CPU主备系统结构分别与Prof ibus控制器、TCP/IP控制器、 RS232串行通信控制器和专用总线接口控制器双向连接;其中,双CPU 主备系统结构由CPU1、 CPU2、令牌仲裁器arbitrator内部总线缓冲 切换器mul、存储单元SRAM、 FLASH及I/O接口组成;CPU1的活跃输出 信号与令牌仲裁器arbitrator的输入端口连接,令牌仲裁器arbitrator的令牌输出端口与CPU1的输入端口连接,CPU2的活跃输出 信号与令牌仲裁器arbitrator的输入端口连接,令牌仲裁器 arbitrator的令牌输出端口与CPU2的输入端口连接;CPUl和CPU2分 别通过内部总线缓冲切换器mul与存储单元SRAM、 FLASH及I/O接口实 行双向连接。
上述令牌仲裁器arbitrator由定时器、看门狗电路、仲裁探寻器、 报警器和令牌输出器组成;看门狗电路接收定时器、CPU1、 CPU2的输 出信号,并将其输入到仲裁探寻器的输入端,仲裁探寻器输出端分别与 报警器和令牌输出器连接。
上述CPU1、 CPU2采用Altera公司的第二代软核嵌入式处理器 NIOS II。
本发明的优点是-
1) 可靠性强。本发明利用Niosn嵌入式核,即在一个芯片上开
发两个CPU核,其中0号CPU为主CPU, 1号CPU为热备用。这 样当一个CPU发生死机等故障时,另一台立即无缝启动,克服通用 的可编程序控制器,长年不断电,(经常达到数年)CPU控制失灵,
保证污水处理电控系统正常运转。
2) 由于采用了硬件描述的FPGA结构,因此功能扩展性和可升 级性强。
3) 控制器可控数字量1/0 口,模拟量I/0 口,可达几十万个, 可使用户无忧扩点。克服通用可编程序控制器I/O性价比低的缺点。


图1是本发明的主体原理框图。 图2是双CPU主备系统结构图。 图3是令牌仲裁器的原理框图。
具体实施例方式
如图l、 2所示 一种基于SOPC技术的污水处理电控系统,其特征 在于由CPU主板模块、若干个子板10扩展中继、若干个子板10扩展 模块和两极专用总线组成;CPU主板模块与若干个子板10扩展中继通过专用总线实行双向连接,每一个子板10扩展中继通过专用总线与若 干个子板10扩展模块实行双向连接;上述CPU主板模块由若干个IP核 集成于FPGA中;IP核主体模块由双CPU主备系统结构、Profibus控制 器、TCP/IP控制器、RS232串行通信控制器和专用总线接口控制器组成; 双CPU主备系统结构分别与Profibus控制器、TCP/IP控制器、RS232 串行通信控制器和专用总线接口控制器双向连接;其中,双CPU主备系 统结构由CPU1、 CPU2、令牌仲裁器arbitrator内部总线缓冲切换器 mul、存储单元SRAM、 FLASH及I/O接口组成;CPU1的活跃输出信号与 令牌仲裁器arbitrator的输入端口连接,令牌仲裁器arbitrator的令 牌输出端口与CPU1的输入端口连接,CPU2的活跃输出信号与令牌仲裁 器arbitrator的输入端口连接,令牌仲裁器arbitrator的令牌输出端 口与CPU2的输入端口连接;CPU1和CPU2分别通过内部总线缓冲切换 器mul与存储单元SRAM、 FLASH及1/0接口实行双向连接。
上述令牌仲裁器arbitrator由定时器、看门狗电路、仲裁探寻器、 报警器和令牌输出器组成;看门狗电路接收定时器、CPU1、 CPU2的输 出信号,并将其输入到仲裁探寻器的输入端,仲裁探寻器输出端分别与 报警器和令牌输出器连接。上述CPU1、 CPU2采用Altera公司的第二 代软核嵌入式处理器NIOS II。
本发明的工作原理是采用NIOSII核的污水处理专用S0PC嵌入式 系统,分布式输入输出扩展结构。在一个处理器基板上集成两个功能 相伺的处理器核心,即将两个物理处理器核心整合入一个内核中。使用 Altera公司的NiosII处理器和S0PC Builder开发工具设计并实现资 源共享的双核系统,存储器接口和I/0外设的嵌入式系统。资源共享 的双核系统首要考虑的是资源共享的问题,共享的资源能被两个处理器 所访问。决定系统中的哪些资源被共享,以及不同处理器之间如何共同 使用这个资源是非常关键的问题。即在一个芯片上开发两个CPU核,双 CPU结构原理图如3所示。其中CPU—l为主CPU, CPU—2作热备用。这 样当CPU一1发生死机等故障时,仲裁核abitrator接收不到CPU—1的规律性脉搏信号,仲裁核便要通过workj激励它,若仍无回应信号,仲 裁核便要把令牌交接给CPU一2,并同时切换存储器接口,如栈(Stack)、 堆(Heap)、变量存储区(R/W data)、常量存储区(R0 data)、程序实 体区(Text)接口全部无缝切换到CPU—2,其它如I0口、接口控制器 等全部切换至CPU—2, CPU—2承接起工作继续运行,以保证污水处理电 控系统的正常运转。这里研发了3项技术,硬件链路切换核,存储资源 共享,双核仲裁机制,实现主备无缝备用。
(1) 硬件链路切换核
当CPU一1发生死机等故障时,仲裁核abitrator接收不到CPU_1 的规律性脉搏信号,仲裁核便要通过work—l激励它,若仍无回应信 号,仲裁核便要把令牌交接给CPIL2,并同时切换内部总线接口 (包 括数据总线data和地址总线addr)。
(2) 存储资源共享
存储资源,如栈(Stack)、堆(Heap)、变量存储区(R/W data)、 常量存储区(R0 data)、程序实体区(Text)实现完全映射。
(3) 双核仲裁机制
仲裁核abitrator接收不到CPU—1的规律性脉搏信号,仲裁核便要通 过work一l激励它,若仍无回应信号,仲裁核便要把令牌交接给CPU—2, 并同时切换存储器接口。
权利要求
1、一种基于SOPC技术的污水处理电控系统,其特征在于由CPU主板模块、若干个子板IO扩展中继、若干个子板IO扩展模块和两极专用总线组成;CPU主板模块与若干个子板IO扩展中继通过专用总线实行双向连接,每一个子板IO扩展中继通过专用总线与若干个子板IO扩展模块实行双向连接;上述CPU主板模块由若干个IP核集成于FPGA中;IP核主体模块由双CPU主备系统结构、Profibus控制器、TCP/IP控制器、RS232串行通信控制器和专用总线接口控制器组成;双CPU主备系统结构分别与Profibus控制器、TCP/IP控制器、RS232串行通信控制器和专用总线接口控制器双向连接;其中,双CPU主备系统结构由CPU1、CPU2、令牌仲裁器arbitrator、内部总线缓冲切换器mul、存储单元SRAM、FLASH及IO接口组成;CPU1的活跃输出信号与令牌仲裁器arbitrator的输入端口连接,令牌仲裁器arbitrator的令牌输出端口与CPU1的输入端口连接,CPU2的活跃输出信号与令牌仲裁器arbitrator的输入端口连接,令牌仲裁器arbitrator的令牌输出端口与CPU2的输入端口连接;CPU1和CPU2分别通过内部总线缓冲切换器mul与存储单元SRAM、FLASH及IO接口实行双向连接。
2、 根据权利要求1所述的基于S0PC技术的污水处理电控系统,其 特征在于上述令牌仲裁器arbitrator由定时器、看门狗电路、仲裁 探寻器、报警器和令牌输出器组成;看门狗电路接收定时器、CPUl、 CPU2 的输出信号,并将其输入到仲裁探寻器的输入端,仲裁探寻器输出端分 别与报警器和令牌输出器连接。
3、 根据权利要求1所述的基于S0PC技术的污水处理电控系统,其 特征在于上述CPU1、 CPU2采用Altera公司的第二代软核嵌入式处理 器NIOSIL
全文摘要
一种基于SOPC技术的污水处理电控系统由CPU主板模块、若干个子板IO扩展中继、若干个子板IO扩展模块和两极专用总线组成;CPU主板模块与若干个子板IO扩展中继通过专用总线实行双向连接,每一个子板IO扩展中继通过专用总线与若干个子板IO扩展模块实行双向连接。本发明的优点是1)可靠性强。2)由于采用了硬件描述的FPGA结构,因此功能扩展性和可升级性强。3)控制器可控数字量I/O口,模拟量I/O口,可达几十万个,可使用户无忧扩点。克服通用可编程序控制器I/O性价比低的缺点。
文档编号G05B19/042GK101587342SQ20081005317
公开日2009年11月25日 申请日期2008年5月21日 优先权日2008年5月21日
发明者坤 刘, 昆 周, 乐 宋, 宋延民, 苗红宇 申请人:天津工程师范学院
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1