一种视频处理芯片adv212电性能筛选装置及方法
【专利摘要】本发明一种视频处理芯片ADV212电性能筛选装置及方法；装置包括两种电路板和配套的互连电缆，及温箱，电源。筛选试验中，筛选板上FPGA在开机和复位时读取内部存储的ADV212配置数据并配置ADV212芯片，正常工作时，FPGA生成图像送给ADV212，FPGA对每片ADV212的输出码流进行判断，如果判决码流正确，则输出高电平并发送到监测板，检测板上的LVDS接收芯片，驱动指示器件指示相应ADV212的工作是否正常。指示器件如果显示ADV212工作不正常，则意味着此片ADV212未通过筛选，需要剔除。
【专利说明】—种视频处理芯片ADV212电性能筛选装置及方法
【技术领域】
[0001]本发明属于数据处理【技术领域】，涉及一种视频处理芯片ADV212电性能筛选装置及方法。
【背景技术】
[0002]ADV212BBCZ-150(简称为ADV212)是美国模拟器件公司推出的可以实现JPEG2000
格式图像编解码集成运算的专用集成电路芯片。
[0003]ADV212为工业级塑封COMS器件，未进行过任何质量保证，仅有使用手册，且无关键指标数据和任何其它质量文件，仅是出厂测试，且无数据记录和任何其它质量证明文件。若要运用于航天领域，需要通过筛选和评估试验对ADV212的长期使用可靠性进行验证和检验。所以该器件在应用于星上产品前必须对其进行筛选，筛选出能够满足星上产品质量等级要求的产品。
[0004]在国内有部分科研单位也在民用等对器件等级要求不高的设备中应用此器件，但均未进行针对该器件的高等级筛选，也未查到相关文献及资料。
【发明内容】
:
[0005]本发明解决的技术问题是:克服现有技术的不足，提供一种视频处理芯片ADV212电性能筛选装置及方法，使得尽量多的ADV212芯片同时进行筛选，保证各片ADV212配置及工作的独立性，保证测试结果的实时性、可追溯性、有效性，且观测方法尽量简洁直观。
[0006]本发明的技术方案是:一种视频处理芯片ADV212电性能筛选装置，包括筛选板、检测板、配套的互连电缆、温箱和电源；
[0007]所述筛选板为印制电路板，其上配置有FPGA、FPGA配置芯片、LVDS发送芯片，第一电连接器、插座和底座；上述全部元器件要求等级不低于普军级；所述FPGA配置管脚与FPGA配置芯片相连；待筛选视频处理芯片ADV212安装于插座内，插座固定安装于底座上，底座直接焊接于印制电路板上；待筛选视频处理芯片ADV212底座的管脚与FPGA的1端口相连；LVDS发送芯片的信号输入管脚与FPGA的1端口相连，LVDS发送芯片的信号输出管脚与第一电连接器相连；
[0008]检测板为印制电路板，其上配置有第二电连接器、LVDS接收芯片、指示器件；LVDS接收芯片的信号输入管脚与第二电连接器相连，LVDS发送芯片的信号输出管脚与指示器件相连；
[0009]筛选板置于温箱内，温箱控制筛选板的工作温度；检测板置于温箱外；第一电连接器通过配套的互连电缆与第二电连接器相连；电源用于给筛选板和检测板供电；
[0010]筛选板加电后，FPGA读取预先写入FPGA配置芯片的程序配置文件，并对待筛选视频处理芯片ADV212进行配置；配置过程结束后，FPGA通过1端口将测试所用的图像数据发送给待筛选视频处理芯片ADV212，并接收待筛选视频处理芯片ADV212对测试图像数据压缩处理产生的码流；FPGA判断压缩码流的正确性，并将判断结果依次通过LVDS发送芯片、第一电连接器、互连电缆、第二电连接器、LVDS接收芯片发送给检测板上相应的指示器件，指示出相应的待筛选视频处理芯片ADV212是否工作正常。
[0011]所述FPGA判断压缩码流正确性的具体过程为:接收待筛选视频处理芯片ADV212输出的压缩码流，在待筛选视频处理芯片ADV212输出一帧图像的压缩码流过程中，第一次压缩码流的每一位与中间值的相应位各自进行异或，并将得到的异或值作为更新后的中间值，再与第二次压缩码流的每一位与中间值的相应位各自进行异或，直至本帧图像的所有压缩码流均执行上述操作后，得到最终的异或值即为用于比对判决的数据，所述中间值的初始值设为全零；筛选试验进行中，将持续得到的异或值与FPGA内事先写入的正确值进行比较，如果一致，则说明对应待筛选视频处理芯片ADV212的当前工作正常，反之则说明当前工作异常。
[0012]一种视频处理芯片ADV212电性能筛选装置的电性能筛选方法，步骤如下:
[0013]I)对筛选板进行加电，FPGA读取预先写入FPGA配置芯片的程序配置文件，并对待筛选视频处理芯片ADV212进行配置；
[0014]2)关闭温箱门，设置温箱内温度为25°C ；
[0015]3)打开检测板和筛选板的供电电源，根据检测板上的指示器件的指示信号，判断待筛选视频处理芯片ADV212的工作是否正常，随后断电；
[0016]4)将温箱升温至85°C，等待I小时后重复步骤3)；
[0017]5)将温箱降温至_40°C，等待I小时后重复步骤3)；
[0018]6)将温箱升温至85°C，等待I小时后打开检测板和筛选板的供电电源，根据检测板的指示信号，判断待筛选视频处理芯片ADV212的工作是否正常；保持85°C 240小时，并实时观测指示信号，记录待筛选视频处理芯片ADV212的工作是否正常；
[0019]7)240小时后检测板和筛选板断电，温箱降温至-40°C，等待I小时后重复步骤3)；
[0020]8)将温箱升温至常温25°C，等待I小时后重复步骤3)，试验结束；
[0021]9)若步骤3)至步骤8)的任何一步中指示器件显示待筛选视频处理芯片ADV212工作不正常，则表示此片待筛选视频处理芯片ADV212未通过筛选，需要剔除。
[0022]本发明与现有技术相比的优点在于:
[0023]ADV212工作正确与否的常规观测方案为:FPGA将压缩码流通过电缆输出给计算机，计算机采集、分析压缩码流，并作出判决。每台计算机支持一片ADV212码流的处理。因此，同时进行多片ADV212的筛选时，就需要相同数量的计算机处理码流。采用这种方案，所需的设备资源及试验场地太多，难以保障。本发明在FPGA软件中设计了码流判决部分，如果判断码流为正确，则表示ADV212工作正常，反之则表示ADV212工作异常。因此不需要FPGA直接输出压缩码流，而仅输出码流判决结果。硬件则相应设计了连接筛选板的检测板，可在检测板上通过指示灯直观地同时观测到多片ADV212工作是否正常的判决结果，而不需配备计算机。每块筛选板可同时进行8片ADV212的筛选，电性能筛选老炼试验周期仅为11天。筛选数量大，效率高。
【专利附图】
【附图说明】
[0024]图1为筛选板内部原理图；
[0025]图2为筛选试验连接示意图；
[0026]图3为FPGA软件工作步骤流程图；
【具体实施方式】
[0027]星上数传单机鉴定级温度环境试验温度范围一般在_20°C?+65°C。应用视频处理芯片ADV212BBCZ-150(简称ADV212)的压缩编码器分机为短期加电，每次加电时间仅为20分钟。视频处理芯片ADV212BBCZ-150由美国模拟器件公司(ANALOG DEVICES)生产，厂家给出的工作温度范围为:一 40°C?+85°C。因此将电性能老练筛选的温度确定为-40?+85°C，持续时间定为240小时，可以充分满足星上鉴定级环境试验温度要求，即在比上天舱内环境更为严苛的温度条件下，进行三温加电测试及240小时的高温老练加电测试，并实时检测功能是否正常，以保证筛选出的芯片满足上星元器件的等级要求。
[0028]本发明包括装置及使用方法两部分。
[0029]a.装置:包括筛选板和检测板两种电路板、配套电缆，电源及温箱。下面分别说明。
[0030]筛选板主要器件包括:两片FPGA，型号为XQ2V3000-4CG717C，
[0031]分别编号为1、2，用于控制流程，按照控制流程要求控制单板工作时序，控制ADV212工作过程。两片外部存储器XCF16PV048C，做为FPGA配置芯片，用于存放FPGA的配置程序。
[0032]8 片 iraSB144-716GG，做为安装 ADV212 (8 片 ADV212 分别定义为Al, BI, Cl, Dl, A2, B2, C2, D2)的底座，直接安装在筛选板上；8 片 1FRH144-754GGCS，为安装ADV212的插座；插座安装在底座上，插座可以拆卸并更换。晶体振荡器ZA518-50M00000(3.3V)，用于产生时钟。4片LVDS发送芯片SN65LVDS31，用于将FPGA输出的码流判决信号从TTL电平转换为LVDS电平差分信号。2个低频电连接器J14A-62ZK1B，用于筛选板向外输出码流判决的LVDS电平差分信号。
[0033]筛选板内部连接关系如图1所示:每片FPGA配置管脚与FPGA配置芯片相连。ADV212的底座的管脚与FPGA的1端口相连。每片FPGA连接4片ADV212的底座，即每片FPGA同时可控制4片ADV212的筛选流程。每两片LVDS发送芯片的信号输入管脚与一片FPGA的1端口相连，输出管脚与一个J14A-62ZK1B相连。每块筛选板可同时进行8片ADV212的筛选。
[0034]检测板主要器件包括:4个低频电连接器J36A-52ZJ，用于接收码流判决信号。16片LVDS接收芯片SN65LVDS32，用于将接收到的码流判决LVDS电平差分信号转换为TTL电平。64只发光二极管，用于指示码流判决信号。每四片SN65LVDS32的信号输入管脚与一个电连接器J36A-52ZJ相连。SN65LVDS32的信号输出管脚与发光二极管相连。一块检测板最多可同时支持4块筛选板，即32片ADV212的检测。
[0035]配套电缆。包括筛选板(J14A-62ZK1B)到检测板(J36A-52ZJ)之间的互连电缆。筛选板供电电缆，检测板的供电电缆。
[0036]温箱用于控制筛选板的工作温度，筛选板置于温箱内，检测板置于温箱外。筛选板的电连接器通过配套的互连电缆与检测板的电连接器相连。
[0037]电源用于给筛选板和检测板供电。
[0038]筛选老炼试验的连接关系如图2所示。
[0039]工作原理:如图3所示
[0040]a.FPGA配置芯片中预先写入FPGA的程序配置文件。此文件中包括了 ADV212的配置数据(内含厂家提供的固定大小为32KB的Fireware固件)。
[0041]b.筛选板加电后，FPGA从与之相连的FPGA配置芯片中自动读取程序配置文件，力口载程序。此加载过程还包括:FPGA从内部的BLOCK RAM资源中分配出两个存储空间(定义为:raml、ram2),并向rami和ram2中均写入ADV212配置数据。
[0042]c.FPGA加载成功后，开始对与FPGA相所连的四片ADV212 (分别编号为:A，B, C，D)
进行配置。首先对A，B进行配置。方法如下:
[0043]FPGA先对A，B进行复位，接着发出请求信号，FPGA读取内部rami和ram2中的ADV212配置数据，指令译码模块将ADV212配置数据译为读写等指令信号，并执行对ADV212的直接和间接寄存器的具体操作，ADV212生产厂家提供的器件手册中规定了配置ADV212的具体指令及流程，包括:配置锁相环，等待锁相环锁定，设置引导模式，设置总线格式并导入Fireware (由ADV212生产厂家提供)，设置JPEG2000编码参数，设置图像格式，开启软件中断，验证软件标志，开启图像DMA模式(Direct Memory Access),开启码流DMA模式，HIPI总线控制器接管总线，图像数据或压缩码流数据以DMA方式送入或读出ADV212，如果ADV212工作发生异常，则FPGA会对ADV212重新配置。A，B配置成功或配置时间达到规定时限后，A，B的配置流程结束。规定时限(336ms)由FPGA通过计数器实现，大于ADV212正常配置所需的最长时间。
[0044]d.FPGA开始对C，D进行配置，方法与A, B的配置方式相同。
[0045]e.全部四片ADV212的配置过程结束后，接收FPGA产生的图像数据，各自进行压缩，并送出压缩码流。
[0046]f.FPGA对四片ADV212的压缩码流的异或值与事先存储的正确异或值分别进行比较，如果一致，则判断相应ADV212此时压缩功能正常，反之则判断相应ADV212此时压缩功能错误，并且将判断结果通过外接电缆送至检测板，控制相应ADV212的发光二极管指示灯(每片ADV212对应两个发光二极管指示灯)通过亮灭指示出ADV212的工作正常与否。
[0047]ADV212的配置部分采用了并行配置与串行配置相结合的设计。每片FPGA负责四片ADV212的配置与工作的数据流控制，由于FPGA的内部BLOCK RAM资源有限，可以同时进行两片ADV212的配置，但无法同时进行四片的配置，因此如何保证同一块筛选板上各片ADV212都能得到配置且彼此之间尽量保持独立，即某片配置失败不会影响其他片的配置及工作，就成为需要解决的问题。因此采取并行配置与串行配置相结合，并设立配置时间门限等设计。筛选板加电后，FPGA首先配置成功，然后对编号为A，B的两片ADV212进行配置，配置成功或到规定时限后，接着对编号为C，D的两片ADV212进行配置，配置成功或到规定时限后，整个配置过程结束，开始正式工作。如果规定时限内某片ADV212未能成功配置，则对应ADV212的程序控制部分一直保持复位状态。
[0048]在压缩码流判决部分，判断ADV212处理输出的压缩码流是否正确，需要事先在FPGA内存储正确码流以做参照，若存储原始码流，则存储量过大，也可以使用外部存储器存储参照码流，但会提高硬件成本且增加程序复杂性。因此对一帧压缩码流进行自身异或，将异或的结果与正确码流产生的异或结果进行对比，这样的设计以最少的软件硬件代价实现了码流判决功能，只需存储一个32位数据即可。码流异或值的生成方法为:ADV212输出32位压缩码流，在ADV212输出一帧图像的压缩码流过程中，每次输出码流的每一位都与上次异或得到的32位数据(命名为“中间值”)的相应位各自进行异或，得到新的异或结果并更新中间值，本帧图像的压缩码流输出结束时，得到最终的异或值，即为用于比对判决的数据。事先将此帧图像由测试得到的正确异或值(一个32位数据)写入FPGA的配置程序中。筛选试验进行中，将持续得到的异或值与FPGA内事先写入的正确值进行比较，如果一致，则说明对应ADV212的当前工作正常，反之则说明当前工作异常。每片ADV212对应两个发光二极管指示灯，分别命名为“当前状态指示灯”和“以往状态指示灯”。如果异或值实时比对正确，FPGA则向与“当前状态指示”相通的发光二极管输出高电平，此二极管发光，指示对应ADV212当前工作正常；反之此二极管熄灭。如果在整个筛选老炼试验过程中，异或值比对始终正确，FPGA则向与“以往状态指示灯”相通的发光二极管输出高电平，此二极管发光，指示对应ADV212的以往工作正常；一旦异或值比对出现错误，则FPGA则向与“以往状态指示灯”相通的发光二极管输出低电平，且此后一直保持低电平，此二极管熄灭且一直保持熄灭状态，指示对应ADV212的以往工作出现过异常。此方法避免了在筛选老炼试验过程中，由于测试人员不在现场无法连续检测，而可能导致的错误漏报的状况出现。
[0049]本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。
【权利要求】
1.一种视频处理芯片ADV212电性能筛选装置，其特征在于:包括筛选板、检测板、配套的互连电缆、温箱和电源； 所述筛选板为印制电路板，其上配置有FPGA、FPGA配置芯片、LVDS发送芯片，第一电连接器、插座和底座；上述全部元器件要求等级不低于普军级；所述FPGA配置管脚与FPGA配置芯片相连；待筛选视频处理芯片ADV212安装于插座内，插座固定安装于底座上，底座直接焊接于印制电路板上；待筛选视频处理芯片ADV212底座的管脚与FPGA的1端口相连；LVDS发送芯片的信号输入管脚与FPGA的1端口相连，LVDS发送芯片的信号输出管脚与第一电连接器相连； 检测板为印制电路板，其上配置有第二电连接器、LVDS接收芯片、指示器件；LVDS接收芯片的信号输入管脚与第二电连接器相连，LVDS发送芯片的信号输出管脚与指示器件相连； 筛选板置于温箱内，温箱控制筛选板的工作温度；检测板置于温箱外；第一电连接器通过配套的互连电缆与第二电连接器相连；电源用于给筛选板和检测板供电； 筛选板加电后，FPGA读取预先写入FPGA配置芯片的程序配置文件，并对待筛选视频处理芯片ADV212进行配置；配置过程结束后，FPGA通过1端口将测试所用的图像数据发送给待筛选视频处理芯片ADV212，并接收待筛选视频处理芯片ADV212对测试图像数据压缩处理产生的码流；FPGA判断压缩码流的正确性，并将判断结果依次通过LVDS发送芯片、第一电连接器、互连电缆、第二电连接器、LVDS接收芯片发送给检测板上相应的指示器件，指示出相应的待筛选视频处理芯片ADV212是否工作正常。
2.根据权利要求1所述的一种视频处理芯片ADV212电性能筛选装置，其特征在于:所述FPGA判断压缩码流正确性的具体过程为:接收待筛选视频处理芯片ADV212输出的压缩码流，在待筛选视频处理芯片ADV212输出一帧图像的压缩码流过程中，第一次压缩码流的每一位与中间值的相应位各自进行异或，并将得到的异或值作为更新后的中间值，再与第二次压缩码流的每一位与中间值的相应位各自进行异或，直至本帧图像的所有压缩码流均执行上述操作后，得到最终的异或值即为用于比对判决的数据，所述中间值的初始值设为全零；筛选试验进行中，将持续得到的异或值与FPGA内事先写入的正确值进行比较，如果一致，则说明对应待筛选视频处理芯片ADV212的当前工作正常，反之则说明当前工作异堂巾O
3.一种视频处理芯片ADV212电性能筛选装置的电性能筛选方法，其特征在于步骤如下: 1)对筛选板进行加电，FPGA读取预先写入FPGA配置芯片的程序配置文件，并对待筛选视频处理芯片ADV212进行配置； 2)关闭温箱门，设置温箱内温度为25°C； 3)打开检测板和筛选板的供电电源，根据检测板上的指示器件的指示信号，判断待筛选视频处理芯片ADV212的工作是否正常，随后断电； 4)将温箱升温至85°C，等待I小时后重复步骤3)； 5)将温箱降温至_40°C，等待I小时后重复步骤3)； 6)将温箱升温至85°C，等待I小时后打开检测板和筛选板的供电电源，根据检测板的指示信号，判断待筛选视频处理芯片ADV212的工作是否正常；保持85°C 240小时，并实时观测指示信号，记录待筛选视频处理芯片ADV212的工作是否正常； 7)240小时后检测板和筛选板断电，温箱降温至_40°C，等待I小时后重复步骤3)； 8)将温箱升温至常温25°C，等待I小时后重复步骤3)，试验结束； 9)若步骤3)至步骤8)的任何一步中指示器件显示待筛选视频处理芯片ADV212工作不正常，则表示此片待筛选视频处理芯片ADV212未通过筛选，需要剔除。
【文档编号】G05B19/042GK104198915SQ201410437555
【公开日】2014年12月10日 申请日期:2014年8月29日 优先权日:2014年8月29日
【发明者】郑敏, 郑晓松, 吴刚, 马晓东, 吴振国, 于巍巍, 李茹, 张瑞菊 申请人:西安空间无线电技术研究所