片上双供电多模式CMOS调节器的制作方法

本申请要求2014年5月30日提交的名称为“ON-CHIP DUAL-SUPPLY MULTI-MODE CMOS REGULATORS”的美国临时申请系列号No.62/005,765、以及2015年2月24日提交的名称为“ON-CHIP DUAL-SUPPLY MULTI-MODE CMOS REGULATORS”的美国专利申请No.14/630,506的权益，这两个申请以它们的整体通过引用明确地被并入本文。

技术领域

本公开一般性地涉及通信系统，并且更特别地，涉及一种用于压控振荡器(VCO)的电压调节器。

背景技术：

无线设备(例如，蜂窝电话或智能电话)可以发射和接收数据以用于与无线通信系统的双向通信。无线设备可以包括用于数据发射的发射器和用于数据接收的接收器。对于数据发射，发射器可以利用数据来调制发射本地振荡器(LO)信号以获得经调制的射频(RF)信号，放大经调制的RF信号以获得具有期望输出功率电平的输出RF信号，并且经由天线将输出RF信号发射给基站。对于数据接收，接收器可以经由天线获得接收的RF信号，放大并利用接收LO信号来下变频接收的RF信号，并且处理经下变频的信号以恢复由基站发送的数据。

无线设备可以包括一个或多个振荡器以在一个或多个期望频率处生成一个或多个振荡器信号。(多个)振荡器信号可以被用来生成用于发射器的发射LO信号和用于接收器的接收LO信号。可能要求(多个)振荡器来生成(多个)振荡器信号以满足无线设备与之进行通信的无线通信系统的要求。

VCO被用来生成发射LO信号和接收LO信号。VCO一般连接到调节器，调节器向VCO提供输入电压。VCO的性能可能取决于调节器。因此，用于VCO的有效调节器对于最优性能和低噪声而言是被期望的。

技术实现要素：

在本公开的一方面中，提供了一种方法和一种装置。该装置可以是调节器电路。该调节器电路包括：第一电压调节器，用以调节对第一电压调节器的第一输入电压，第一电压调节器包括P型金属氧化物半导体(PMOS)；以及第二电压调节器，用以调节对第二电压调节器的第二输入电压，第二电压调节器包括N型金属氧化物半导体(NMOS)。在一方面中，第一电压调节器耦合到第二电压调节器。在一方面中，该调节器电路可以进一步包括：开关电路，用以选择性地激活第一电压调节器或第二电压调节器中的至少一个电压调节器。在一方面中，第一电压调节器和第二电压调节器串联连接。在一方面中，第一电压调节器和第二电压调节器并联连接。在一方面中，第一电压调节器包括两级放大器电路以在两级中放大第一输入电压。在一方面中，第二电压调节器电路包括两级放大器电路以在两级中放大第二输入电压。在一方面中，第二电压调节器包括极点消除电路。在一方面中，第二电压调节器包括电容器和电阻器，并且其中电阻器的一端连接到电容器且电阻器的另一端连接到NMOS的源极。在一方面中，第一电压调节器和第二电压调节器可调谐以改变输入电压调节的程度。

附图说明

图1图示了与不同无线通信系统进行通信的无线设备。

图2是无线设备的框图。

图3是根据本公开的NMOS调节器的示例电路图。

图4A是在调节器处在各种情况中的PSSR值的示例PSSR绘图。

图4B是各种情况中的噪声值的示例噪声绘图。

图5是根据本公开的NMOS调节器的示例实施方式电路。

图6A-图6B是CMOS调节器的示例结构。

图7是包括共源共栅CMOS调节器的示例电路图。

图8是包括缓冲器电路的示例电路图。

图9是根据本公开的在系统级的示例电路结构。

图10A是在VCO处在各种情况中的PSSR值的示例PSSR绘图。

图10B是在VCO处在各种情况中的噪声值的示例噪声绘图。

图11是由调节器电路进行的方法的流程图。

图12是图示了示例性装置中的不同模块/部件/组件之间的数据流的概念性数据流图。

图13是示图，其图示了针对采用处理系统的装置的硬件实施方式的示例。

具体实施方式

下面关于附图阐述的详细描述意图作为各种配置的描述，并且不意图表示本文所描述的概念可以被实行在其中的仅有配置。该详细描述包括用于提供对各种概念的透彻理解的目的的具体细节。然而，对本领域的技术人员将明显的是，这些概念可以不具有这些具体细节而被实行。在一些实例中，公知的结构和组件以框图形式被示出以便避免使这样的概念模糊不清。术语“示例性”在本文中被用来意指“用作示例、实例或例证”。本文中描述为“示例性”的任何设计不必然被解释为相对于其他设计是优选的或有利的。

现在将参考各种装置和方法来提出电信系统的若干方面。这些装置和方法将通过各种框、模块、组件、电路、步骤、过程、算法等(统称为“元件”)而在以下详细描述中被描述并且在附图中被图示。可以使用电子硬件、计算机软件、或它们的任何组合来实施这些元件。这样的元件是被实施为硬件还是软件取决于特定应用和施加于整个系统上的设计约束。

通过示例的方式，元件、或元件的任何部分、或元件的任何组合可以利用包括一个或多个处理器的“处理系统”而被实施。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、选通逻辑、分立硬件电路、以及被配置为执行贯穿本公开所描述的各种功能的其他适合的硬件。处理系统中的一个或多个处理器可以执行软件。软件应该宽泛地被解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行的线程、过程、函数等，而不论是被称为软件、固件、中间件、微代码、硬件描述语言、还是另有称呼。

因此，在一个或多个示例性实施例中，所描述的功能可以被实施在硬件、软件、固件、或它们的任何组合中。如果被实施在软件中，则这些功能可以被存储在计算机可读介质上或者被编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是能够被计算机访问的任何可用介质。通过示例而不是限制的方式，这样的计算机可读介质能够包括随机访问存储器(RAM)、只读存储器(ROM)、电子可擦除可编程ROM(EEPROM)、紧凑盘(CD)ROM(CD-ROM)、或者其他光盘存储装置、磁盘存储装置或其他磁存储设备、或者能够被用来以指令或数据结构的形式承载或存储期望程序代码并且能够被计算机访问的任何其他介质。如本文所使用的盘和碟包括CD、激光碟、光碟、数字多功能碟(DVD)、以及软盘，其中盘通常磁性地再现数据，而碟利用激光光学地再现数据。上文的组合也应当被包括在计算机可读介质的范围内。

图1是图示了与不同的无线通信系统120、122进行通信的无线设备110的示图100。无线通信系统120、122每个可以是码分多址(CDMA)系统、全球移动通信系统(GSM)系统、长期演进(LTE)系统、无线局域网(WLAN)系统、或者某种其他无线系统。CDMA系统可以实施宽带CDMA(WCDMA)、CDMA 1X或cdma2000、时分同步码分多址(TD-SCDMA)、或者CDMA的某种其他版本。TD-SCDMA也被称为通用陆地无线电接入(UTRA)时分双工(TDD)1.28Mcps选项或低码片速率(LCR)。LTE支持频分双工(FDD)和时分双工(TDD)两者。例如，无线通信系统120可以是GSM系统，并且无线通信系统122可以是WCDMA系统。作为另一示例，无线通信系统120可以是LTE系统，并且无线通信系统122可以是CDMA系统。

为了简单，示图100示出了包括一个基站130和一个系统控制器140的无线通信系统120、以及包括一个基站132和一个系统控制器142的无线通信系统122。一般而言，每个无线系统可以包括任何数目的基站和任何集合的网络实体。每个基站可以支持用于基站的覆盖内的无线设备的通信。基站也可以被称为节点B、演进型节点B(eNB)、接入点、基站收发器、无线电基站、无线电收发器、收发器功能、基本服务集(BSS)、扩展服务集(ESS)、或者一些其他适合的术语。无线设备110也可以被称为用户设备(UE)、移动设备、远程设备、无线设备、无线通信设备、站、移动站、订户站、移动订户站、终端、移动终端、远程终端、无线终端、接入终端、客户端、移动客户端、移动单元、订户单元、无线单元、远程单元、手机、用户代理、或者一些其他适合的术语。无线设备110可以是蜂窝电话、智能电话、平板、无线调制解调器、个人数字助理(PDA)、手持式设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、或者某种其他类似功能设备。

无线设备110可以能够与无线通信系统120和/或122进行通信。无线设备110还可以能够从广播站(诸如，广播站134)接收信号。无线设备110还可以能够从一个或多个全球导航卫星系统(GNSS)中的卫星(诸如，卫星150)接收信号。无线设备110可以支持一个或多个无线电技术以用于无线通信，诸如GSM、WCDMA、cdma2000、LTE、802.11等。术语“无线电技术”、“无线电接入技术”、“空中接口”和“标准”可以可互换地被使用。

无线设备110可以经由下行链路和上行链路在无线系统中与基站进行通信。下行链路(或正向链路)是指从基站到无线设备的通信链路，并且上行链路(或反向链路)是指从无线设备到基站的通信链路。无线系统可以利用TDD和/或FDD。对于TDD，下行链路和上行链路共享相同的频率，并且下行链路传输和上行链路传输可以在不同时间段中在相同频率上被发送。对于FDD，下行链路和上行链路被分配有分离的频率。下行链路传输可以在一个频率上被发送，并且上行链路传输可以在另一频率上被发送。支持TDD的一些示例性无线电技术包括GSM、LTE和TD-SCDMA。支持FDD的一些示例性无线电技术包括WCDMA、cdma2000和LTE。无线设备110和/或基站130、132可以包括示例性VCO调节器160。VCO调节器160在下文被提供。

图2是示例性无线设备(诸如无线设备110)的框图200。该无线设备包括数据处理器/控制器210、收发器218、以及天线290。数据处理器/控制器210可以被称为处理系统。处理系统可以包括数据处理器/控制器210、或者数据处理器/控制器210和存储器216这两者。收发器218包括支持双向通信的发射器220和接收器250。发射器220和/或接收器250可以利用超外差架构或者直接变频架构而被实施。在超外差架构中，信号在多个级中在RF与基带之间被变频，例如在一个级中从RF到中频(IF)，并且然后在用于接收器的另一级中从IF到基带。在直接变频架构(其也被称为零-IF架构)中，信号在一个级中在RF与基带之间被变频。超外差架构和直接变频架构可以使用不同的电路块和/或具有不同的要求。在图2中所示出的示例性设计中，发射器220和接收器250利用直接变频架构被实施。

在发射路径中，数据处理器/控制器210可以处理(例如，编码和调制)将被发射的数据并且将数据提供给数模转换器(DAC)230。DAC 230将数字输入信号转换为模拟输出信号。模拟输出信号被提供给发射(TX)基带(低通)滤波器232，其可以对模拟输出信号进行滤波以去除由DAC 230之前进行的数模转换所引起的镜频(image)。放大器(amp)234可以放大来自TX基带滤波器232的信号，并且提供放大的基带信号。上变频器(混频器)236可以接收放大的基带信号和来自TX LO信号生成器276的TX LO信号。上变频器236可以利用TX LO信号将放大的基带信号上变频，并且提供经上变频的信号。滤波器238可以对经上变频的信号进行滤波以去除由上变频引起的镜频。功率放大器(PA)240可以放大来自滤波器238的经滤波的RF信号以获得期望输出功率电平，并且提供输出RF信号。输出RF信号可以通过双工器/开关共用器264被路由。

对于FDD，发射器220和接收器250可以耦合到双工器264，双工器264可以包括用于发射器220的TX滤波器和用于接收器250的接收(RX)滤波器。TX滤波器可以对输出RF信号进行滤波以使发射频带中的信号分量通过并且衰减接收频带中的信号分量。对于FDD，发射器220和接收器250可以耦合到开关共用器264。开关共用器264可以在上行链路时间间隔期间将来自发射器220的输出RF信号传递给天线290。对于FDD和TDD两者，双工器/开关共用器264可以向天线290提供输出RF信号以用于经由无线信道的发射。

在接收路径中，天线290可以接收由基站和/或其他发射器站发射的信号，并且可以提供接收的RF信号。接收的RF信号可以通过双工器/开关共用器264被路由。对于FDD，双工器264内的RX滤波器可以对接收的RF信号进行滤波，以使接收频带中信号分量通过并且衰减发射频带中的信号分量。对于TDD，开关共用器264可以在下行链路时间间隔期间将来自天线290的接收的RF信号传递给接收器250。对于FDD和TDD两者，双工器/开关共用器264可以向接收器250提供接收的RF信号。

在接收器250内，接收的RF信号可以由低噪声放大器(LNA)252放大并且由滤波器254滤波以获得输入RF信号。下变频器(混频器)256可以接收输入RF信号和来自RX LO信号生成器286的RX LO信号。下变频器256可以利用RX LO信号将输入RF信号下变频，并且提供经下变频的信号。经下变频的信号可以由放大器258放大并且由RX基带(低通)滤波器260进一步滤波，以获得模拟输入信号。模拟输入信号被提供给模数转换器(ADC)262。ADC 262将模拟输入信号转换为数字输出信号。数字输出信号被提供给数据处理器/控制器210。

TX频率合成器270可以包括TX锁相环(PLL)272和VCO 274。VCO 274可以在期望频率处生成TX VCO信号。TX PLL 272可以从数据处理器/控制器210接收定时信息，并且生成用于VCO 274的控制信号。该控制信号可以调整VCO 274的频率和/或相位，以获得用于TX VCO信号的期望频率。TX频率合成器270向TX LO信号生成器276提供TX VCO信号。TX LO信号生成器可以基于从TX频率合成器270接收的TX VCO信号来生成TX LO信号。

RX频率合成器280可以包括RX PLL 282和VCO 284。VCO 284可以在期望频率处生成RX VCO信号。RX PLL 282可以从数据处理器/控制器210接收定时信息，并且生成用于VCO 284的控制信号。该控制信号可以调整VCO 284的频率和/或相位，以获得用于RX VCO信号的期望频率。RX频率合成器280向RX LO信号生成器286提供RX VCO信号。RX LO信号生成器可以基于从RX频率合成器280接收的RX VCO信号来生成RX LO信号。

LO信号生成器276、286可以每个包括分频器、缓冲器等。如果LO信号生成器276、286将分别由TX频率合成器270和RX频率合成器280提供的频率划分，则它们可以被称为分频器。PLL 272、282每个可以包括相位/频率检测器、环路滤波器、电荷泵、分频器等。每个VCO信号和每个LO信号可以是具有特定基频的周期信号。来自LO信号生成器276、286的TX LO信号和RX LO信号对于TDD可以具有相同的频率，或者对于FDD具有不同的频率。来自VCO 274、284的TX VCO信号和RX VCO信号可以具有相同的频率(例如，对于TDD)或者不同的频率(例如，对于FDD或TDD)。

对发射器220和接收器250中的信号的调节可以由放大器、滤波器、上变频器、下变频器等的一个或多个级来执行。这些电路可以与图2中所示出的配置不同地被布置。此外，图2中未示出的其他电路也可以被用来调节发射器220和接收器250中的信号。例如，阻抗匹配电路可以被定位在PA 240的输出处、LNA 252的输入处、天线290与双工器/开关共用器264之间，等等。图2中的一些电路也可以被省略。例如，滤波器238和/或滤波器254可以被省略。收发器218的全部或部分可以被实施在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。例如，发射器220中的TX基带滤波器232至PA240、接收器250中的LNA 252至RX基带滤波器260、PLL 272、282、VCO 274、284、以及LO信号生成器276、286可以被实施在RFIC上。PA 240以及有可能其他电路也可以被实施在单独的IC或电路模块上。

数据处理器/控制器210可以执行用于无线设备的各种功能。例如，数据处理器/控制器210可以执行针对经由发射器220发射和经由接收器250接收的数据的处理。数据处理器/控制器210可以控制发射器220和接收器250内的各种电路的操作。存储器212和/或存储器216可以存储用于数据处理器/控制器210的程序代码和数据。存储器可以在数据处理器/控制器210内部(例如，存储器212)或者在数据处理器/控制器210外部(例如，存储器216)。存储器可以被称为计算机可读介质。振荡器214可以生成特定频率处的VCO信号。时钟生成器215可以从振荡器214接收VCO信号，并且可以生成用于数据处理器/控制器210内的各种模块的时钟信号。数据处理器/控制器210可以被实施在一个或多个专用集成电路(ASIC)和/或其他IC上。

分频器(诸如，LO信号生成器276、286中的分频器)广泛地被使用用于生成LO信号。存在对于用于在多频带蜂窝收发器中生成LO信号的可编程分频器的需要，其满足严格的LO要求，诸如小的芯片面积、良好的相位噪声要求、以及正交输出。

VCO(例如，图2的VCO 274或VCO 284)对噪声尖峰和杂散是敏感的。因此，功率管理集成电路(PMIC)一般被用于VCO以解决这样的问题。基于PMIC噪声/杂散概况(profile)，一般期望在1MHz处的至少40dB的电源抑制比(PSRR)。例如，在PMIC噪声/杂散概况中，在100kHz与1MHz之间观测到噪声的杂散(例如，尖峰)。因此，存在对于能够提供良好带宽(例如，宽带宽)并且针对VCO衰减杂散(例如，大的尖峰)的有效VCO调节器的需求。注意到，尽管更宽的PSRR带宽可以提供VCO调节器的改进的性能，但是增加PSRR带宽也可能引起噪声带宽增加。因此，在增加PSRR带宽与不可取的增加噪声带宽之间存在权衡。

为了VCO获得期望的功率/相位噪声条件，VCO可以实施具有双供电配置的VCO调节器来供应电压。双供电配置可以缓解VCO的供应/电磁牵引。例如，双电压供应配置可以为GSM模式供应高电压(HV)并且可以为非GSM模式(例如，为CDMA、LTE等)供应低电压(LV)。对于LV非GSM模式，用于低电压的特定LV PSRR对于VCO调节器的满意性能是一种担忧，因为向VCO调节器供应的电压在LV非GSM模式中为低。例如，在供应低电压的LV非GSM模式中，为了减轻PMIC脉冲频率调制(PFM)杂散，VCO调节器应当在数百KHz到MHz范围中提供大约100dB的LV PSRR，以及小于100mV的电压差。示例仿真结果说明了，对于LV非GSM模式，在100KHz处期望大约100dB的PSRR以减轻PMIC PFM杂散。对于HV GSM模式，良好的噪声性能对于VCO调节器的满意性能是一种担忧，因为向VCO调节器供应的高电压可能增加噪声带宽。例如，在供应高电压的HV GSM模式中，VCO调节器在数十MHz范围的频率处提供某一PSRR，同时针对高电压维持低噪声。

所期望的是，VCO调节器可编程(例如，可调谐)为满足各种PSRR/噪声规范并且适配于PSRR与噪声之间的权衡。例如，VCO调节器应当可编程为针对不同的使用来提供不同的PSRR和噪声特性。因此，例如，VCO调节器应当可编程为取决于模式是LV模式还是HV模式来提供不同的PSRR和噪声特性。

注意，VCO调节器的性能与通过元件的类型(例如，DC偏置、输入/输出阻抗)有关。一般而言，N型金属氧化物半导体(NMOS)调节器被DC偏置条件所限制，并且P型金属氧化物半导体(PMOS)调节器相比NMOS调节器具有较差的PSRR。表1说明了NMOS调节器与PMOS调节器之间的比较。在表1中，加号(+)的数目表示合意性能的程度，并且减号(-)的数目表示不合意性能的程度。

表1：NMOS调节器与PMOS调节器之间的比较

根据本公开的NMOS调节器实施了两级运算跨导放大器(OTA)电路来获得合意的PSRR(例如，100dB)。两级OTA电路可以限制带宽以经由补偿网络在100KHz处获得100dB。两级OTA电路中的补偿网络还提供了极点消除。图3是根据本公开的NMOS调节器的示例电路图300。NMOS调节器300包括NMOS 302。NMOS 302具有源极(S)、漏极(D)和栅极(G)。NMOS调节器300包括第一放大器304和第二放大器306来提供两级OTA电路。第二放大器306可以是共源放大器。例如，可以通过第一放大器304在第一级中实现60-70dB的PSSR，并且可以通过第二放大器306在第二级中实现30-40dB的PSSR，由此对于两级OTA电路实现大约100dB的总PSSR。第一放大器304的输出连接到第二放大器306的输入，并且第二放大器306的输出连接到NMOS 302的栅极(G)。第一放大器304的输出还连接到电容器308的第一端处的具有电容CM的电容器308。电容器308的第二端连接到具有电阻RM的电阻器310的第一端。电阻器310的第二端连接到NMOS 302的源极(S)和VCO 350。VCO 350可以等同于图2的VCO 274或VCO 284。

电容器308和电阻器310形成补偿网络，以将调节器输出312补偿到包括第一放大器304的第一级OTA电路的输出。电容器308和电阻器310可以与第一级OTA电路的跨导(Gm)相匹配。例如，包括电容器308和电阻器310的补偿网络可以为了稳定性而可调谐为与第一级OTA电路的Gm相匹配，并且可调谐为使噪声最小化。注意，补偿网络和第一级OTA电路两者可调谐为相互匹配。因为补偿网络或第一级OTA电路中的至少一个是可调谐的，所以调节器能够维持良好的稳定性、良好的调节器带宽、以及较低的噪声。注意，如果第一级OTA Gm更大，则补偿网络提供更强的补偿，并且因此提供更好的稳定性。

以下等式提供了根据图3中所图示的示例的PSRR的计算。A_path是通过图3中所示出的A_path的增益。s为jω。A是从供电到调节器输出312的DC增益。A2是第二放大器306处的DC增益。ro1是第一放大器304的输出电阻。ω_p1是第一放大器304的输出处的极点，ω_p2是第二放大器306的输出处的极点，并且ω_p3是NMOS调节器的输出312处的极点。ω_z是由具有电阻器310和电容器308的补偿网络生成的零点。A_LP是从第一放大器304的输入到调节器输出312的开环DC增益。

图4A是在调节器处在各种情况中的PSSR值的示例PSSR绘图400。PSSR绘图400图示出极点消除(PC)2级OTA调节器电路提供如下的PSSR绘图，该PSSR绘图相比于1级OTA调节器和常规2级OTA调节器的PSSR绘图更接近于-100dB的合意PSSR。因此，通过本公开的2级OTA调节器电路(例如，经由图3的NMOS调节器)所提供的极点消除帮助扩展了PSSR的带宽。2级OTA普通(regular)电路提供更多的功率，PSSR带宽就更宽。图4B是各种情况中的噪声值的示例噪声绘图450。根据示例噪声绘图450，PC 2级OTA调节器电路的噪声绘图类似于1级OTA调节器和常规2级OTA调节器的噪声绘图，除了部分452。示例噪声绘图450的部分452被缩放为经缩放的部分454。经缩放的部分454指示了PC 2级OTA调节器电路和常规2级OTA普通电路这两者相比于1级OTA普通电路经历略微更高的噪声。

图5是根据本公开的NMOS调节器的示例实施方式电路500。NMOS调节器500包括两级OTA电路502，两级OTA电路502包括两个OTA和补偿网络，补偿网络包括电阻器和电容器。在一方面中，两级OTA电路502可以等同于图3中的包括第一放大器304和第二放大器306的两级OTA电路。在一方面中，补偿网络504可以等同于图3中的包括电容器308和电阻器310的补偿网络。补偿网络504可以可调谐为与两级OTA电路502的第一级OTA电路相匹配。

根据本公开，调节器电路可以是包括PMOS调节器和NMOS调节器的互补金属氧化物半导体(CMOS)调节器电路，其中NMOS调节器耦合到PMOS调节器。在一个方面中，PMOS调节器可以串联(共源共栅地)连接到NMOS调节器。在另一方面中，PMOS调节器可以并联连接到NMOS调节器。调节器电路可以连接到开关电路，以选择性地选取HV模式或LV模式用于CMOS调节器电路。一般而言，对于VCO，HV模式可以被用于在较少牵引效应方面的更好性能和更好的相位噪声性能。然而，HV模式可能引起较高的功耗。LV模式相比HV模式一般引起较低的功耗。注意，VCO对HV模式中的电磁(EM)耦合较不敏感。在一个方面中，开关电路可以选择HV模式用于PMOS调节器并且旁路NMOS调节器。在另一方面中，对于LV模式，开关电路可以选择NMOS调节器并且旁路PMOS调节器，或者可以选择PMOS调节器和NMOS调节器两者。另外，注意PMOS调节器和NMOS调节器具有不同的输入阻抗和输出阻抗。PMOS调节器相比NMOS调节器一般具有较低的输入阻抗和较高的输出阻抗。因此，在一个方面中，开关电路可以被用来取决于VCO对周围的构建块是侵扰方还是受害方，而选择PMOS调节器或NMOS调节器。例如，如果VCO是可能(例如，通过牵引周围的构建块)影响周围的构建块的侵扰方，则开关电路可以选择PMOS调节器。例如，如果VCO是可能(例如，通过被周围的构建块所牵引)被周围的构建块所影响的受害方，则开关电路可以选择NMOS调节器。进一步注意，选择串联连接的PMOS调节器和NMOS调节器这两者还将会提供隔离而免于影响周围的构建块和/或被周围的构建块所影响。

图6A-图6B是CMOS调节器的示例结构。图6A是CMOS调节器的示例结构600，其中PMOS调节器604和NMOS调节器606串联连接。特别地，开关电路602连接到PMOS调节器604，PMOS调节器604串联连接到NMOS调节器606。开关电路602被配置为选择LV模式和HV模式之一。如上文所讨论的，例如，LV模式被用来供应用于非GSM模式的低电压，并且HV模式被用来供应用于GSM模式的高电压。尽管没有示出，但是在另一示例中，PMOS调节器604和NMOS调节器606的顺序可以不同于图6A的示例结构600。CMOS调节器包括PMOS调节器和NMOS调节器。图6B是CMOS调节器的示例结构650，其中PMOS调节器654和NMOS调节器658并联连接。特别地，第一开关电路652连接到PMOS调节器654并且第二开关电路656连接到NMOS调节器658，其中PMOS调节器654和NMOS调节器658并联连接。如上文所讨论的，例如，LV模式被用来供应用于非GSM模式的低电压，并且HV模式被用来供应用于GSM模式的高电压。因此，如果LV模式被使用，则第一开关电路652和第二开关电路656两者被配置为提供低电压。如果HV模式被使用，则第一开关电路652和第二开关电路656两者被配置为提供高电压。

图7是包括共源共栅CMOS调节器的示例电路图700。特别地，开关电路710连接到包括PMOS调节器730和NMOS调节器750的CMOS调节器，其中PMOS调节器730和NMOS调节器750串联(共源共栅)连接。CMOS调节器经由NMOS调节器750连接到VCO电路770。VCO电路770可以等同于图2的VCO 274或VCO 284。VCO电路770可以具有在772处的低频(LF)VCO输出以及在774处的高频(HF)VCO输出。在一方面中，开关电路710可以为CMOS调节器选择性地供应HV模式的电压或者LV模式的电压。在图7的示例中，开关电路710可以向CMOS调节器供应1.6V的HV模式电压或者0.95V的LV模式电压。开关电路710可以取决于诸如以下的各种因素而选择性地供应HV模式的电压或者LV模式的电压。HV模式相比LV模式可以提供更好的VCO相位噪声和摆幅、以及更好的VCO缓冲器相位噪声和摆幅。LV模式相比HV模式可以引起较低的功耗。向CMOS调节器供应的电压的供应电压域可以被配置为经历较少的供应耦合。注意，VCO在HV模式中相比在LV模式中对EM耦合较不敏感。

在一方面中，NMOS调节器750相比PMOS调节器730在100MHz处具有更好的PSRR。在一方面中，PMOS调节器730相比NMOS调节器750在100MHz处(例如，在GSM中，HV和低PMOS调节器BW)可以具有更好的噪声性能(例如，较低的噪声)。在图7的示例中，PMOS调节器730能够输出Vdd＝-50mV。在图7的示例中，NMOS调节器750能够实现在1MHz处的100dB的PSRR以及100mV的下降。例如，NMOS调节器750具有两级OTA和极点消除特征，以针对PFM杂散实现在1MHz处的100dB的PSRR。

图8是包括缓冲器电路的示例电路图800。在示例电路图800中，开关电路810连接到缓冲器电路830。在一方面中，开关电路810可以选择性地提供HV模式或LV模式。缓冲器电路830从VCO(诸如，图7的VCO电路770)接收输出，并且对输出进行缓冲。因此，缓冲器电路830可以连接到图7的VCO电路770。例如，进入缓冲器电路830的LF VCO输入832可以来自图7的LF VCO输出772，并且进入缓冲器电路830的HF VCO输入834可以来自图7的HF VCO输出774。

图9是根据本公开的在系统级的示例电路结构900。示例电路结构900包括发射(TX)VCO调节器902、第一接收(RX)载波聚合(CA)调节器904、以及第二RX CA调节器906。第一RX CA调节器904用于在第一频率处的接收载波聚合，并且第二RX CA调节器906用于在第二频率处的接收载波聚合。TX VCO调节器902、第一RX CA调节器904、以及第二RX CA调节器906中的每个包括CMOS调节器结构，CMOS调节器结构具有耦合到NMOS调节器的PMOS调节器。

图10A是在VCO处在各种情况中的PSSR值的示例PSSR绘图1000。PSSR绘图1000图示出2级OTA调节器电路提供针对VCO的如下PSSR绘图，该PSSR绘图相比1级OTA调节器的PSSR绘图更接近于-100dB的合意PSSR。因此，在100kHz处的100dB的PSRR通过2级OTA调节器被实现。进一步地，根据图10A，当2级OTA调节器被使用时，VCO也可能经历50dB改进。图10B是在VCO处在各种情况中的噪声值的示例噪声绘图1050。根据示例噪声绘图1050，1级OTA调节器的噪声绘图具有杂散1052和1054，而2级OTA调节器的噪声绘图不具有杂散。因此，当2级OTA调节器被使用时，VCO经历杂散减少。另外，如果VCO VDD切换到高供电域，则可以提供4-5dB的参考边带(RSB)改进。

图11是由调节器电路进行的方法的流程图1100。该方法可以由调节器电路(例如，调节器电路600、650，装置1202/1202’)执行。在1102处，调节器电路经由第一电压调节器来调节对第一电压调节器的第一输入电压，第一电压调节器包括PMOS。在1104处，调节器电路经由第二电压调节器来调节对第二电压调节器的第二输入电压，第二电压调节器包括NMOS，其中第一电压调节器连接到第二电压调节器。在1106处，调节器电路经由开关电路选择性地激活第一电压调节器或第二电压调节器中的至少一个电压调节器。在一方面中，第一电压调节器或第二电压调节器中的该至少一个电压调节器基于噪声而选择性地被激活。

图12是图示了示例性装置1202中的不同模块/部件/组件之间的数据流的概念性数据流图1200。该装置可以是调节器电路。该装置包括第一电压调节器模块1204、第二电压调节器模块1206、以及切换模块1208。

第一电压调节器模块1204调节对第一电压调节器模块1204的第一输入电压。在一方面中，第一电压调节器模块1204包括PMOS。第二电压调节器模块1206调节对第二电压调节器模块1206的第二输入电压。在一方面中，第二电压调节器模块1206包括NMOS。在一方面中，第一电压调节器连接到第二电压调节器。切换模块1208选择性地激活第一电压调节器模块1204或第二电压调节器模块1206中的至少一个电压调节器模块。在一方面中，第一电压调节器模块1204或第二电压调节器1206中的该至少一个电压调节器模块基于噪声而选择性地被激活。

该装置可以包括执行图11的前述流程图中的算法的框中的每个框的附加模块。如此，图11的前述流程图中的每个框可以由模块执行，并且该装置可以包括那些模块中的一个或多个模块。模块可以是具体被配置为执行所陈述的过程/算法的一个或多个硬件组件、由被配置为执行所陈述的过程/算法的处理器来实施、被存储在用于由处理器的实施的计算机可读介质内、或者它们的某种组合。

图13是示图1300，其图示了针对采用处理系统1314的装置1202’的硬件实施方式的示例。处理系统1314可以被实施有总线架构，一般由总线1324表示。取决于处理系统1314的具体应用和总体设计约束，总线1324可以包括任何数目的互连总线和桥接器。总线1324将各种电路链接在一起，包括一个或多个处理器和/或硬件模块(由处理器1304表示)、模块1204、1206、1208、以及计算机可读介质/存储器1306。总线1324还可以链接各种其他电路，诸如定时源、外设、电压调节器、以及功率管理电路，它们在本领域中是公知的，并且因此将不再进一步描述。

处理系统1314可以耦合到收发器1310。收发器1310耦合到一个或多个天线1320。收发器1310提供用于通过传输介质与各种其他装置进行通信的手段。收发器1310从一个或多个天线1320接收信号，从接收的信号中提取信息，并且将提取的信息提供给处理系统1314。另外，收发器1310从处理系统1314接收信息，并且基于接收的信息来生成将被应用到一个或多个天线1320的信号。处理系统1314包括耦合到计算机可读介质/存储器1306的处理器1304。处理器1304负责一般的处理，包括计算机可读介质/存储器1306上所存储的软件的执行。该软件在由处理器1304执行时使得处理系统1314执行上文针对任何特定装置所描述的各种功能。计算机可读介质/存储器1306还可以被用于存储由处理器1304在执行软件时所操控的数据。该处理系统进一步包括模块1204、1206和1208中的至少一个模块。模块可以是处理器1304中运行的、驻留/存储在计算机可读介质/存储器1306中的软件模块、耦合到处理器1304的一个或多个硬件模块、或者它们的某种组合。

在一种配置中，装置1202/1202’包括：用于调节第一输入电压的部件，第一输入电压针对用于调节第一输入电压的部件，用于调节第一输入电压的部件包括PMOS；用于调节第二输入电压的部件，第二输入电压针对用于调节第二电压的部件，用于调节第二电压的部件包括NMOS，其中用于调节第一输入电压的部件连接到用于调节第二电压的部件；以及用于选择性地激活用于调节第一输入电压的部件或用于调节第二电压的部件中的至少之一的部件。在一方面中，用于选择性地激活的部件被配置为基于噪声来选择性地激活用于调节第一输入电压的部件或用于调节第二电压的部件中的至少之一。前述部件可以是被配置为执行由前述部件所记载的功能的装置1202的前述模块中的一个或多个模块、和/或装置1202’的处理系统1314。

将理解，所公开的过程中的步骤的具体顺序或层次是示例性方法的例示。基于设计偏好，将理解过程中的步骤的具体顺序或层次可以被重新安排。进一步地，一些步骤可以被组合或省略。随附的方法权利要求提出了按样本顺序的各种步骤的元素，并且将不意指被限制于所提出的具体顺序或层次。

之前的描述被提供以使得任何本领域的技术人员能够实行本文所描述的各种方面。对这些方面的各种修改对本领域的技术人员将容易是明显的，并且本文所定义的一般原理可以被应用到其他方面。因此，权利要求不意图为限制于本文所示出的方面，而是将符合于与语言权利要求一致的完全范围，其中对单数元件的参考不意图意指“一个且仅一个”(除非具体地如此陈述)，而是“一个或多个”。除非具体地另有陈述，术语“一些”指代一个或多个。贯穿本公开所描述的各种方面的元件的所有结构上和功能上的等价物(它们对本领域的普通技术人员是已知的或者后来变为已知)通过引用明确地并入本文，并且意图为由权利要求所涵盖。此外，没有本文所公开的事物意图为奉献给公共，而不论这样的公开是否明确地记载在权利要求中。没有权利要求元素将被解释为“部件加功能”，除非明确地使用“用于……的部件”来记载该元素。