使用电压平均的分布电压网络电路以及相关系统及方法与流程

本申请案主张2014年9月10日申请且题为“使用电压平均的分布电压网络电路及相关系统及方法(DISTRIBUTED VOLTAGE NETWORK CIRCUITS EMPLOYING VOLTAGE AVERAGING,AND RELATED SYSTEMS AND METHODS)”的第14/482,456号美国专利申请案的优先权，所述案以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及分布电压网络电路，且具体来说涉及测量这些电路内的电压及电流。

背景技术：

热发射为集成电路(IC)设计中受到越来越多关注的问题。IC中的高温可引起载流子移动力降级，从而可减慢IC的操作，增加电阻率，及/或引起电路故障。随着电压按比例缩放已减缓，且每单位面积主动组件的数目已增加，此问题已变得尤其重要。就此来说，可基于IC内的电流测量确定或估计在半导体裸片上制造的IC(例如微处理器或高速缓冲存储器)的温度。作为非限制性实例，IC内的电流测量可用于确定IC内的电流是否超出所定义的电流阈值。如果IC内经测量的电流超出所定义的电流阈值，则对应于IC的控制系统可经配置以执行改善IC性能的某些功能(例如防止IC过热)。

尽管半导体裸片上的IC的裸片上电流测量可用于估计IC的温度，但精确地测量IC内的电流可能为困难的。特定来说，由于电压分布，且因此由于电流分布在IC内的分布电路元件上可能不同，因此IC的特定区域的电流分布图并非必然指示IC的其它区域或整个IC的电流分布图。举例来说，分布到IC的第一区域的第一电流可能不同于分布到IC的第二区域的第二电流。因此，测量IC的一个特定区域中的电流可能不提供IC内的整体电流的精确表示。IC内电流的不精确的测量导致不精确的IC内的温度估计，从而可接着减少经配置以改善IC性能的基于温度的功能的有效性。

就此来说，鉴于跨越IC内的分布元件的变化的电压及电流分布图，较精确地测量裸片上电流将为有利的。特定来说，提供较精确的裸片上电流测量可改善由对应控制系统内的使用电流测量以增强系统性能的功能产生的结果。

技术实现要素：

实施方式中所揭示的方面包含使用电压平均的分布电压网络电路。还揭示相关方法及系统。在一个方面中，由于分布到集成电路(IC)内的分布负载电路的一个区域的电压可能不同于分布到相同的分布负载电路的第二区域的电压，因此分布电压网络电路经配置以分接来自多个区域的电压以计算分布在分布负载电路中的平均电压。分布电压网络电路包含具有多个源节点的电压分布源组件。电压经由分布网络内的电阻性互连件从每一源节点分布到分布负载电路的对应的电压负载节点。在分布网络内使用电压分接头节点以接取来自每一对应的电压负载节点的电压。为了计算分布负载电路中的平均电压，每一电压分接头节点耦合到电压平均电路中的对应的电阻性元件的输入节点。另外，每一电阻性元件的输出节点耦合到电压平均电路的一个电压输出节点。在每一电阻性元件的输入节点耦合到对应的电压分接头节点时耦合每一电阻性元件的输出节点会在电压输出节点上产生分布负载电路的平均电压。

由于特定电压负载节点处的电压相比于另一电压负载节点处的电压可能不同，因此经确定的平均电压提供对跨越整个分布负载电路的电压的较精确测量。因此，相比于使用IC的特定区域或单一电压负载节点中的电压计算电流，可使用平均电压较精确地计算分布负载电路中的电流。较精确的电流测量可改善对应控制系统内的使用电流测量以增加系统性能的功能。

就此来说，在一个方面中，揭示分布电压网络电路。分布电压网络电路包括电压分布源组件。电压分布源组件包括多个源节点。分布电压网络电路进一步包括分布负载电路，所述分布负载电路包括多个电压负载节点。分布电压网络电路进一步包括分布源分布网络。分布源分布网络包括将多个源节点中的每一源节点互连到多个电压负载节点中的对应的电压负载节点的多个电阻性互连件。分布源分布网络进一步包括多个电压分接头节点，其中每一电压分接头节点对应于多个电压负载节点中的电压负载节点。分布电压网络电路进一步包括电压平均电路。电压平均电路包括多个电阻性元件。多个电阻性元件中的每一电阻性元件包括耦合到多个电压分接头节点中的对应的电压分接头节点的输入节点及输出节点。电压平均电路进一步包括耦合到多个电阻性元件中的每一电阻性元件的输出节点的电压输出节点。电压输出节点经配置以提供分布负载电路中的平均电压。

在另一方面中，揭示分布电压网络电路。分布电压网络电路包括用于经由分布源分布网络将源电压分布到多个电压负载节点的装置，其中分布源分布网络包括将多个源节点的每一源节点互连到多个电压负载节点中的对应的电压负载节点的多个电阻性互连件。分布电压网络电路进一步包括用于在多个电压负载节点处接收源电压的装置。分布电压网络电路进一步包括用于经由多个电压分接头节点的对应的电压分接头节点确定存在于多个电压负载节点中的每一电压负载节点处的电压的装置。分布电压网络电路进一步包括用于将存在于多个电压分接头节点中的每一电压分接头节点处的电压提供到多个电阻性元件中的对应的电阻性元件的装置。分布电压网络电路进一步包括用于将多个电阻性元件中的每一电阻性元件的输出电压提供到经配置以提供跨越多个电压负载节点的平均电压的电压输出节点的装置。

在另一方面中，揭示计算分布电压网络电路的平均电压的方法。所述方法包括经由分布源分布网络将源电压分布到多个电压负载节点，其中电阻性互连网络包括将多个源节点的每一源节点互连到多个电压负载节点中的对应的电压负载节点的多个电阻性互连件。所述方法进一步包括在多个电压负载节点处接收源电压。所述方法进一步包括经由多个电压分接头节点的对应的电压分接头节点确定存在于多个电压负载节点中的每一电压负载节点处的电压。所述方法进一步包括将存在于多个电压分接头节点中的每一电压分接头节点处的电压提供到多个电阻性元件中的对应的电阻性元件。所述方法进一步包括将多个电阻性元件中的每一电阻性元件的输出电压提供到经配置以提供跨越多个电压负载节点的平均电压的电压输出节点。

在另一方面中，揭示裸片上电流测量系统。裸片上电流测量系统包括电压源。裸片上电流测量系统进一步包括分布负载电路，所述分布负载电路包括多个电压负载节点。裸片上电流测量系统进一步包括多个共源共栅晶体管。裸片上电流测量系统进一步包括多个头部开关晶体管，其中多个头部开关晶体管中的每一头部开关晶体管耦合到电压源。裸片上电流测量系统进一步包括多个镜晶体管，其中多个镜晶体管中的每一镜晶体管耦合到电压源。裸片上电流测量系统进一步包括分布源分布网络。分布源分布网络包括将多个头部开关晶体管中的每一头部开关晶体管互连到多个电压负载节点中的对应的电压负载节点的多个头部开关电阻性互连件。分布源分布网络进一步包括将多个镜晶体管中的每一镜晶体管互连到多个共源共栅晶体管中的对应的共源共栅晶体管的源极的多个镜电阻性互连件。分布源分布网络进一步包括多个头部开关电压分接头节点，其中每一头部开关电压分接头节点对应于多个电压负载节点中的电压负载节点。分布源分布网络进一步包括多个镜电压分接头节点，其中每一镜电压分接头节点对应于多个共源共栅晶体管中的共源共栅晶体管。

裸片上电流测量系统进一步包括头部开关电压平均电路，所述电路包括多个电阻器。多个电阻器中的每一电阻器包括耦合到多个头部开关电压分接头节点的对应的头部开关电压分接头节点的输入节点及输出节点。头部开关电压平均电路进一步包括耦合到每一电阻器的输出节点的头部开关电压输出节点，电压输出节点经配置以提供存在于分布负载电路中的平均头部开关电压。裸片上电流测量系统进一步包括镜电压平均电路，所述电路包括多个电阻器。多个电阻器中的每一电阻器包括耦合到多个镜晶体管中的对应的镜晶体管的输入节点及输出节点。镜电压平均电路进一步包括耦合到每一电阻器的输出节点的镜电压输出节点，电压输出节点经配置以提供存在于多个共源共栅晶体管中的平均镜电压。裸片上电流测量系统进一步包括耦合到感测电阻器的多个共源共栅晶体管中的每一共源共栅晶体管的漏极，感测电阻器经配置以将电压提供到模/数转换器(ADC)。裸片上电流测量系统进一步包括经配置以将来自感测电阻器的电压转化成表示分布负载电路的供电电流的数字信号的ADC。裸片上电流测量系统进一步包括运算放大器。运算放大器包括耦合到头部开关电压输出节点的第一输入端。运算放大器进一步包括耦合到镜电压输出节点的第二输入端。运算放大器进一步包括耦合到对应于多个共源共栅晶体管的栅极的输出节点。

附图说明

图1为使用经配置以通过平均化分布负载电路的多个区域中的电压来计算分布负载电路的平均电压的电压平均电路的集成电路(IC)内的例示性分布电压网络电路的框图；

图2为由图1中的分布电压网络电路使用以计算分布负载电路的平均电压的例示性过程的流程图；

图3为类似于图1中的分布电压网络电路但在分布源分布网络中使用n型金属氧化物半导体(NMOS)晶体管的另一例示性分布电压网络电路的电路图；

图4为类似于图1中的分布电压网络电路但在分布源分布网络中使用p型金属氧化物半导体(PMOS)晶体管的另一例示性分布电压网络电路的电路图；

图5为图4中的使用PMOS晶体管的分布电压网络电路的电路图，其中将电压平均电路的输出端提供到经配置以控制跨越分布负载电路的电压负载节点的平均电压的电压调节器；

图6为使用类似于图1中的电压平均电路的电压平均电路的与头部开关晶体管及镜晶体管相关且可使用经配置以调节负载电压及电流的电压调节器的例示性裸片上电流测量系统的电路图；

图7A为使用包含类似于图1中的电压平均电路的电压平均电路的多个头部开关分块的例示性测试电路的图式；

图7B为使用多个头部开关分块的例示性测试电路的图式，其中在单一头部开关分块处测量电压而非测量整个测试电路的平均电压；

图8A为说明对应于跨越图7A及7B中的具有理想的非电阻性金属互连件的测试电路所测量的平均电压的信号的例示性集合的图表；

图8B为说明对应于跨越图7A及7B中的具有非理想的电阻性金属互连件的测试电路所测量的平均电压的信号的例示性集合的图表；

图9为耦合到处理器核心以便通过使用图1中的电压平均电路测量处理器核心的平均负载电流的例示性多个头部开关分块的框图；且

图10为可包含使用图1、3及4中的电压平均电路的分布电压网络电路的例示性基于处理器的系统的框图。

具体实施方式

现在参考图式，描述本发明的若干例示性方面。词语“例示性”在本文中用以意谓“充当实例、例子或说明”。本文中描述为“例示性”的任何方面不必解释为比其它方面更佳或更有利。

具体实施方式中所揭示的方面包含使用电压平均的分布电压网络电路。还揭示相关系统及方法。在一个方面中，由于分布到集成电路(IC)内的分布负载电路的一个区域的电压可能不同于分布到相同的分布负载电路的第二区域的电压，因此分布电压网络电路经配置以分接来自多个区域的电压以计算分布在分布负载电路中的平均电压。分布电压网络电路包含具有多个源节点的电压分布源组件。电压经由分布网络内的电阻性互连件从每一源节点分布到分布负载电路的对应的电压负载节点。在分布网络内使用电压分接头节点以接取来自每一对应的电压负载节点的电压。为了计算分布负载电路中的平均电压，每一电压分接头节点耦合到电压平均电路中的对应的电阻性元件的输入节点。另外，每一电阻性元件的输出节点耦合到电压平均电路的一个电压输出节点。在每一电阻性元件的输入节点耦合到对应的电压分接头节点时耦合每一电阻性元件的输出节点会在电压输出节点上产生分布负载电路的平均电压。

由于特定电压负载节点处的电压相比于另一电压负载节点处的电压可能不同，因此经确定的平均电压提供对跨越整个分布负载电路的电压的较精确的测量。因此，相比于使用IC的特定区域或单一电压负载节点中的电压计算电流，可使用平均电压较精确地计算分布负载电路中的电流。较精确的电流测量可改善对应的控制系统内的使用电流测量以增加系统性能的功能。

就此来说，图1为使用电压平均电路102的例示性分布电压网络电路100的框图。在此实例中，将分布电压网络电路100提供于半导体裸片中的集成电路(IC)103中。电压平均电路102经配置以通过平均化提供到分布负载电路104的多个区域的电压来计算分布负载电路104的平均电压(V_AVG)。更具体来说，分布电压网络电路100经配置以分接来自多个区域的电压以计算分布到分布负载电路104的平均电压(V_AVG)。因此，作为实例，相比于使用存在于分布负载电路104的单一电压负载节点中的电压计算电流，可使用平均电压(V_AVG)较精确地计算分布负载电路104中的电流。经计算的电流可用于估计IC 103内的温度。

继续参考图1，分布电压网络电路100包含使用多个源节点108(1)到108(N)的电压分布源组件106。电压经由分布源分布网络112从每一源节点108(1)到108(N)分布到分布负载电路104的对应的电压负载节点110(1)到110(N)。分布源分布网络112包含将每一源节点108(1)到108(N)连接到对应的电压负载节点110(1)到110(N)的多个电阻性互连件114(1)到114(M)。值得注意的是，虽然此方面针对每一电阻性互连件114(1)到114(M)使用单独的电阻器，但其它方面可针对每一电阻性互连件114(1)到114(M)使用替代电路元件，例如在非限制性实例中使用具有某一电阻值的一段电线。另外，在分布源分布网络112内使用电压分接头节点116(1)到116(N)以接取来自每一对应的电压负载节点110(1)到110(N)的电压。

继续参考图1，为了计算分布负载电路104中的平均电压，每一电压分接头节点116(1)到116(N)耦合到电压平均电路102中的对应的电阻性元件120(1)到120(N)的输入节点118(1)到118(N)。值得注意的是，尽管在此方面中每一电阻性元件120(1)到120(N)为单一电阻器，但其它方面可针对每一电阻性元件120(1)到120(N)使用其它电路元件以达成类似功能性。每一电阻性元件120(1)到120(N)的输出节点122(1)到122(N)耦合到电压平均电路102的电压输出节点124。在每一输入节点118(1)到118(N)耦合到对应的电压分接头节点116(1)到116(N)时耦合每一输出节点122(1)到122(N)会在电压输出节点124上产生分布负载电路104的平均电压(V_AVG)。更具体来说，可使用每一电阻性元件120(1)到120(N)的电阻(R)及每一电压分接头节点116(1)到116(N)的电压(V)借助于以下等式计算平均电压(V_AVG)：

V_AVG＝(R(120(1))||R(120(2))||…R(120(N)))*(V(116(1))/R(120(1))+V(116(2))/R(120(2))+…V(116(N))/R(120(N)))

以此方式，由于每一电压负载节点110(1)到110(N)处的电压相比于任何其它电压负载节点110(1)到110(N)可能不同，因此平均电压(V_AVG)提供了被提供到整个分布负载电路104的电压的较精确测量。因此，相比于使用在电压负载节点110(1)到110(N)中的仅一者处的电压计算电流，可使用平均电压(V_AVG)较精确地计算分布负载电路104中的电流。较精确的电流测量可改善对应的控制系统内的使用电流测量以增加系统性能的功能。

就此来说，图2说明由图1中的分布电压网络电路100使用以通过平均化提供到分布负载电路104的多个区域的电压来计算分布负载电路104的平均电压(V_AVG)的例示性过程200。参考图2，电压分布源组件106将源电压经由分布源分布网络112分布到多个电压负载节点110(1)到110(N)(步骤202)。特定来说，分布源分布网络112包含将每一源节点108(1)到108(N)互连到对应的电压负载节点110(1)到110(N)的多个电阻性互连件114(1)到114(M)。由于这些互连，每一电压负载节点110(1)到110(N)接收源电压(步骤204)。分布电压网络电路100经由在分布源分布网络112内使用的每一对应的电压分接头节点116(1)到116(N)确定存在于每一电压负载节点110(1)到110(N)处的电压(步骤206)。将每一电压分接头节点116(1)到116(N)处的电压提供到电压平均电路102中的每一对应的电阻性元件120(1)到120(N)的输入节点118(1)到118(N)(步骤208)。电压平均电路102将每一电阻性元件120(1)到120(N)的输出节点122(1)到122(N)上的电压提供到电压输出节点124，所述电压输出节点经配置以提供跨越分布负载电路104的电压负载节点110(1)到110(N)的平均电压(V_AVG)(步骤210)。使用过程200允许分布电压网络电路100计算平均电压(V_AVG)，相比于使用存在于电压负载节点110(1)到110(N)中的仅一者中的电压计算电流，可使用所述平均电压较精确地计算分布负载电路104中的电流。

类似于图1中的分布电压网络电路100的各种类型的分布电路可使用平均电压(V_AVG)作为有价值的度量。作为非限制性实例，类似于分布电压网络电路100的分布电压网络电路可使用分布晶体管，其中类似于分布源分布网络112的分布源分布网络包含多个晶体管。就此来说，图3说明n型金属氧化物半导体(NMOS)分布电压网络电路300，其中分布源分布网络302使用NMOS晶体管304(1)到304(N)。值得注意的是，虽然在此方面中NMOS晶体管304(1)到304(N)处于分布源分布网络302中，但在其它方面中NMOS晶体管304(1)到304(N)可位于其它元件中。每一NMOS晶体管304(1)到304(N)经由对应的漏极310(1)到310(N)耦合到电压分布源组件308的对应的源节点306(1)到306(N)。分布源分布网络302包含多个电阻性互连件312(1)到312(M)，所述互连件结合NMOS晶体管304(1)到304(N)将每一源节点306(1)到306(N)连接到分布负载电路316的对应的电压负载节点314(1)到314(N)。特定言之，每一对应的NMOS晶体管304(1)到304(N)的源极318(1)到318(N)耦合到对应的电压负载节点314(1)到314(N)。另外，提供到NMOS分布电压网络电路300的栅极320的电压控制每一NMOS晶体管304(1)到304(N)。在分布源分布网络302内使用电压分接头节点322(1)到322(N)以接取来自每一对应的源极318(1)到318(N)及(通过引伸)每一电压负载节点314(1)到314(N)的电压。

继续参考图3，为了计算分布负载电路316中的平均电压(V_AVG)，每一电压分接头节点322(1)到322(N)耦合到电压平均电路328中的对应的电阻器326(1)到326(N)的输入节点324(1)到324(N)。每一电阻器326(1)到326(N)的输出节点330(1)到330(N)耦合到电压平均电路328的电压输出节点332。在每一输入节点324(1)到324(N)耦合到对应的电压分接头节点322(1)到322(N)时耦合每一输出节点330(1)到330(N)会在电压输出节点332上产生分布负载电路316的平均电压(V_AVG)。如先前所描述，以下等式依据每一电阻器326(1)到326(N)的电阻R及每一电压分接头节点322(1)到322(N)处的电压V描述平均电压(V_AVG)：

V_AVG＝(R(326(1))||R(326(2))||…R(326(N)))*(V(322(1))/R(326(1))+V(322(2))/R(326(2))+…V(322(N))/R(326(N)))

以此方式，以上等式描述当一或多个NMOS晶体管304(1)到304(N)的栅极宽度并非大约等于每一其它NMOS晶体管304(N)到304(N)的栅极宽度时以及在每一NMOS晶体管304(1)到304(N)具有大致相等的栅极宽度时电压输出节点332上的平均电压(V_AVG)。值得注意的是，如果一或多个NMOS晶体管304(1)到304(N)的栅极宽度并非大约等于每一其它NMOS晶体管304(1)到304(N)的栅极宽度，则每一电阻器326(1)到326(N)可能不具有大约相等的电阻R。实情为，每一电阻器326(1)到326(N)一定具有与对应的NMOS晶体管304(1)到304(N)的栅极宽度有关的适当的电阻R，使得上述等式精确地计算平均电压(V_AVG)。另外，如果每一NMOS晶体管304(1)到304(N)具有大约相等的栅极宽度，则每一电阻器326(1)到326(N)一定具有大约相等的电阻R以精确地计算平均电压(V_AVG)。特定来说，如果每一NMOS晶体管304(1)到304(N)具有大约相等的栅极宽度，且因此每一电阻器326(1)到326(N)具有大约相等的电阻R，则上述等式简化到以下等式：V_AVG＝(1/N)*(V(322(1))+V(322(2))+…V(322(N)))

继续参考图3，除电阻器326(1)到326(N)以外，电压平均电路328也可使用按比例缩放电阻器334。按比例缩放电阻器334具有耦合到接地源极338的输入节点336及耦合到每一电阻器326(1)到326(N)的输出节点330(1)到330(N)的输出节点340。以此方式，相比于在未使用按比例缩放电阻器334时产生的平均电压(V_AVG)，可使用按比例缩放电阻器334按对应于按比例缩放电阻器334的电阻的按比例缩放因数按比例缩放平均电压(V_AVG)。无论是否在电压平均电路328中使用按比例缩放电阻器334，相比于使用电压负载节点314(1)到314(N)中的仅一者处的电压来计算电流，可使用平均电压(V_AVG)较精确地计算分布负载电路316中的电流。较精确的电流测量可改善对应的控制系统内的使用电流测量以增加系统性能的功能。

虽然图3中的NMOS分布电压网络电路300使用NMOS晶体管304(1)到304(N)作为分布源分布网络302中的分布元件，但其它分布电压网络电路可使用替代晶体管类型。就此来说，图4说明p型金属氧化物半导体(PMOS)分布电压网络电路400，其中分布源分布网络402使用PMOS晶体管404(1)到404(N)。值得注意的是，虽然在此方面中PMOS晶体管404(1)到404(N)处于分布源分布网络402中，但在其它方面中PMOS晶体管404(1)到404(N)可位于其它元件中。每一PMOS晶体管404(1)到404(N)经由对应的源极410(1)到410(N)耦合到电压分布源组件408的对应的源节点406(1)到406(N)。类似于图3中的分布源分布网络302，分布源分布网络402使用多个电阻性互连件412(1)到412(M)，所述互连件结合PMOS晶体管404(1)到404(N)将每一源节点406(1)到406(N)连接到分布负载电路416的对应的电压负载节点414(1)到414(N)。特定言之，每一对应的PMOS晶体管404(1)到404(N)的漏极418(1)到418(N)耦合到对应的电压负载节点414(1)到414(N)。另外，提供到PMOS分布电压网络电路400的栅极420的电压控制每一PMOS晶体管404(1)到404(N)。在分布源分布网络402内使用电压分接头节点422(1)到422(N)以接取来自每一对应的漏极418(1)到418(N)及(因此)每一电压负载节点414(1)到414(N)的电压。

继续参考图4，每一电压分接头节点422(1)到422(N)耦合到电压平均电路428中的对应的电阻器426(1)到426(N)的输入节点424(1)到424(N)。每一电阻器426(1)到426(N)的输出节点430(1)到430(N)耦合到电压平均电路428的电压输出节点432。因此，在每一输入节点424(1)到424(N)耦合到对应的电压分接头节点422(1)到422(N)时耦合每一输出节点430(1)到430(N)会在电压输出节点432上产生分布负载电路416的平均电压(V_AVG)。可在PMOS分布电压网络电路400中使用类似于图3中的按比例缩放电阻器334的按比例缩放电阻器434以按比例缩放平均电压(V_AVG)。另外，先前关于图3所述的等式及相关联的栅极宽度/电阻关系在计算图4中的平均电压(V_AVG)时也适用。以此方式，相比于使用在电压负载节点414(1)到414(N)中的仅一者处的电压计算电流，可使用平均电压(V_AVG)较精确地计算分布负载电路416中的电流。

除使用平均电压(V_AVG)计算分布负载电路中的电流以外，可使用平均电压(V_AVG)帮助调节提供到分布负载电路(例如上述分布负载电路104、316及416)的电压。就此来说，图5说明PMOS分布电压网络电路500，其中图4中的PMOS分布电压网络电路400的栅极420耦合到电压调节器电路502。特定来说，将参考电压V_REF提供到电压调节器电路502的第一输入端504，而电压平均电路428的电压输出节点432耦合到电压调节器电路502的第二输入端506。电压调节器电路502的输出节点508耦合到PMOS分布电压网络电路400的栅极420。如先前所述，电阻器426(1)到426(N)对跨越分布负载电路416的电压采样，因此将分布负载电路416的平均电压(V_AVG)提供到电压调节器电路502。电压调节器电路502(其在此方面中，为运算放大器(“op-amp”))迫使提供到分布负载电路416的平均电压(V_AVG)等于V_REF。特定来说，通过将平均电压(V_AVG)提供到电压调节器电路502，输出节点508将电压提供到栅极420，使得提供到分布负载电路416的电压调节到V_REF。电压负载节点414(1)到414(N)上的电压可视例如电阻性互连件412(0)到412(M)的电阻及分布负载电路416的物理大小以及布局的因素而改变。因此，相对于提供在任一个电压负载节点414(1)到414(N)处的电压，以此方式将平均电压(V_AVG)提供到电压调节器电路502帮助调节提供到分布负载电路416的电压，以便反映整个分布负载电路416的电压分布。

如先前所述，可使用平均电压(V_AVG)较精确地计算分布负载电路中的电流。就此来说，图6说明在使用分别类似于图1、3及4中的电压平均电路102、328及428的电压平均电路时产生较好性能的裸片上电流测量系统600。裸片上电流测量系统600用于测量分布负载电路602的供电电流(未展示)，其中分布负载电路602可为(作为非限制性实例)处理器核心或高速缓冲存储器。为了测量此电流，裸片上电流测量系统600包含将输入电压提供到每一头部开关晶体管606(1)到606(N)的源极的电压源(V_dd)604。头部开关晶体管606(1)到606(N)通过允许电压信号608到达分布负载电路602上的对应的电压负载节点610(1)到610(N)而将功率控制提供到分布负载电路602。电压源604还将输入电压提供到每一镜晶体管612(1)到612(N)的源极。每一镜晶体管612(1)到612(N)的宽度为对应的头部开关晶体管606(1)到606(N)的宽度的一部分(f)。头部开关晶体管606(1)到606(N)及镜晶体管612(1)到612(N)在场效应晶体管(FET)三极管区域中被深度偏压，实际上使得所述晶体管充当低值电阻器。值得注意的是，尽管在此方面中将头部开关晶体管606(1)到606(N)及镜晶体管612(1)到612(N)用作PMOS晶体管，但其它方面可将头部开关晶体管606(1)到606(N)及镜晶体管612(1)到612(N)用作NMOS晶体管。另外，由每一镜晶体管612(1)到612(N)提供的电压穿过对应的共源共栅晶体管614(1)到614(N)到感测电阻器616中。将来自感测电阻器616的电压提供到模/数转换器(ADC)618，所述模/数转换器将电压转化成表示分布负载电路602的供电电流的数字数据流620。

继续参考图6，为了使裸片上电流测量系统600恰当地发挥作用，头部开关晶体管606(1)到606(N)及镜晶体管612(1)到612(N)需要具有完全相等的漏极-源极电压。以此方式，运算放大器622与共源共栅晶体管614(1)到614(N)一起迫使镜晶体管612(1)到612(N)的漏极-源极电压等于头部开关晶体管606(1)到606(N)的漏极-源极电压。更具体来说，运算放大器622控制共源共栅晶体管614(1)到614(N)以便保持镜晶体管612(1)到612(N)上的电流等于头部开关晶体管606(1)到606(N)上的电流的一部分(f)。在此情况下，镜晶体管612(1)到612(N)及头部开关晶体管606(1)到606(N)的漏极-源极电压保持与彼此相等。值得注意的是，在图6中此方面将头部开关晶体管606(1)到606(N)、镜晶体管612(1)到612(N)及共源共栅晶体管614(1)到614(N)说明为PMOS晶体管，但其它方面可使用其它类型的晶体管以达成类似功能性。

继续参考图6，头部开关晶体管606(1)到606(N)经分布以经由分布源分布网络(未展示)内的头部开关电阻性互连件(未展示)在对应的电压负载节点610(1)到610(N)处耦合到分布负载电路602。因此，使用头部开关电压平均电路624以通过头部开关电压输出节点628将平均头部开关电压(V_HSAVG)(未展示)提供到运算放大器622的第一输入端626。类似地，镜晶体管612(1)到612(N)经由分布源分布网络内的镜电阻性互连件(未展示)各自耦合到对应的共源共栅晶体管614(1)到614(N)。因此，使用镜电压平均电路630以通过镜电压输出节点634将平均镜电压(V_MRAVG)(未展示)提供到运算放大器622的第二输入端632。头部开关电压平均电路624及镜电压平均电路630两者均包含分别类似于图1、3及4中的电压平均电路102、328及428的元件。特定来说，头部开关电压平均电路624中的电阻器636(1)到636(N)耦合到分布源分布网络内的对应的头部开关电压分接头节点638(1)到638(N)，且经配置以将平均头部开关电压(V_HSAVG)提供到运算放大器622的第一输入端626。镜电压平均电路630中的电阻器640(1)到640(N)耦合到分布源分布网络内的对应的镜电压分接头节点642(1)到642(N)，且经配置以将平均镜电压(V_MRAVG)提供到运算放大器622的第二输入端632。通过以此方式将平均头部开关电压(V_HSAVG)及平均镜电压(V_MRAVG)提供到运算放大器622，感测电阻器616接收电压，相比于使用来自电压负载节点610(1)到610(N)中的一者的电压计算电流，可根据感测电阻器616接收的所述电压较精确地计算分布负载电路602中的电流。

继续参考图6，头部开关电压平均电路624及镜电压平均电路630可各自使用额外电阻器以在必要时分别地按比例缩放平均头部开关电压(V_HSAVG)及平均镜电压(V_MRAVG)。更具体来说，头部开关电压平均电路624可使用类似于图3中的按比例缩放电阻器334的按比例缩放电阻器644。以此方式，相比于在未使用按比例缩放电阻器644时产生的头部开关平均电压(V_HSAVG)，可使用按比例缩放电阻器644通过对应于按比例缩放电阻器644的电阻的按比例缩放因数按比例缩放头部开关平均电压(V_HSAVG)。镜电压平均电路630可以类似于头部开关电压平均电路624的方式使用按比例缩放电阻器646以按比例缩放平均镜电压(V_MRAVG)。

除测量分布负载电路602的电流以外，裸片上电流测量系统600也可经配置以调节提供到分布负载电路602的负载电压及电流。就此来说，可在裸片上电流测量系统600中使用经配置以调节跨越分布负载电路602提供的电压及(因此)电流的电压调节器电路648。电压调节器电路648经配置以类似于图5中的电压调节器电路502地操作。以此方式，通过接收参考电压V_REF及平均头部开关电压(V_HSAVG)，电压调节器电路648将与参考电压V_REF大约相等的电压提供到分布负载电路602。以此方式调节提供到分布负载电路602的负载电压可帮助确保分布负载电路602的负载电压大约维持在所要的水平。

为了说明可通过分别使用图1、3及4中的电压平均电路102、328及428及图6中的头部开关电压平均电路624及镜电压平均电路630实现的较精确电压及电流测量，可使用测试电路产生样本数据。就此来说，图7A说明使用头部开关分块702(1)到702(48)的第一测试电路700。电阻器704(1)到704(48)耦合到对应的头部开关晶体管706(1)到706(48)以按类似于图6中的头部开关电压平均电路624的方式产生平均测试头部开关电压(V_THSAVG)。另外，电阻器708(1)到708(48)耦合到对应的镜晶体管710(1)到710(48)以按类似于图6中的镜电压平均电路630的方式产生平均测试镜电压(V_TMRAVG)。多个寄生电阻器712(1)(1)到712(48)(4)包含于第一测试电路700中以模拟互连电阻。对应于每一镜晶体管710(1)到710(48)的共源共栅晶体管714(1)到714(48)还包含于每一头部开关分块702(1)到702(48)中。以此方式，将来自共源共栅晶体管714(1)到714(48)的电压加总并提供到感测电阻器716。

另外，图7B说明使用头部开关分块702'(1)到702'(48)的第二测试电路700'。每一头部开关分块702'(1)到702'(48)包含对应的头部开关晶体管706(1)到706(48)及类似于图7A中的第一测试电路700的对应的镜晶体管710(1)到710(48)。多个寄生电阻器712(1)(1)到712(48)(4)以及共源共栅晶体管714(1)到714(48)还包含于第二测试电路700'中。然而，头部开关分块702'(1)到702'(48)不包含如在图7A中的第一测试电路700中分别地耦合到对应的头部开关晶体管706(1)到706(48)及镜晶体管710(1)到710(48)的电阻器704(1)到704(48)及708(1)到708(48)。以此方式，第二测试电路700'并不产生平均测试头部开关电压(V_THSAVG)及平均测试镜电压(V_TMRAVG)。实情为，在头部开关分块702'(48)处测量头部开关电压(V_HS)及镜电压(V_MR)。将来自共源共栅晶体管714(1)到714(48)的电流加总并提供到感测电阻器716'。

就此来说，图8A说明对应于跨越图7A及7B中的具有理想的非电阻性金属互连件的第一测试电路700及第二测试电路700'所测量的平均电流的信号的例示性集合800。特定言之，每一寄生电阻器712(1)(1)到712(48)(4)具有等于0欧姆(0Ω)的电阻，以便移除寄生电阻器712(1)(1)到712(48)(4)对分布电压可能具有的任何影响。另外，每一感测电阻器716、716'具有等于300欧姆(Ω)的电阻。跨越感测电阻器716的电压(V_SENSE1)及跨越感测电阻器716'的电压(V_SENSE2)均说明于第一图表802中。值得注意的是，电压(V_SENSE1)与电压(V_SENSE2)在多个电流值处大约相等。举例来说，在最大电流1.5A处，如箭头804所指示，(V_SENSE1)及(V_SENSE2)皆大约等于374mV。此在说明(V_SENSE1)与(V_SENSE2)之间的值的差异的第二图表806中表明。更具体来说，存在于(V_SENSE1)与(V_SENSE2)之间的最大差异出现在1.5A处，其中差异大约仅为160μV(微伏特)，如箭头808所指示。因此，由于有效地移除了寄生电阻器712(1)(1)到712(48)(4)的影响，第一测试电路700及第二测试电路700'跨越各别感测电阻器716、716'产生接近于实际上理想的大约374mV的电压。

就此来说，图8B说明对应于跨越图7A及7B中的具有非理想的电阻性金属互连件的第一测试电路700及第二测试电路700'所测量的平均电流的信号的例示性集合800'。特定言之，在此方面中每一寄生电阻器712(1)(1)到712(48)(4)具有非零欧姆电阻。电压(V_SENSE1)及电压(V_SENSE2)均说明于第一图表802'中。值得注意的是，如在图8A中，(V_SENSE1)与(V_SENSE2)的值在不同的电流水平处不相等。举例来说，在电流1.5A处，如箭头810所指示，(V_SENSE1)的值大约等于374mV，所述值与图8A中所描述的理想情况中的(V_SENSE1)的值相同。然而，在电流1.5A处，如箭头812所指示，(V_SENSE2)的值大约等于63mV。此值的差异进一步说明于第二图表806'中，所述图表展示存在于(V_SENSE1)与(V_SENSE2)之间的最大差异再次出现在1.5A处，其中所述差异大约为311mV，如箭头814所指示。使用标称按比例缩放因数，(V_SENSE2)的63mV的值表示252mA的“经测量”的电流(相比于实际电流1.5A)。

就此来说，将图8A中所说明的理想情况与图8B中所说明的较实际情况比较表明：在第一测试电路700中使用电压平均基本上消除了基于跨越负载电路的不同电流分布图的经测量的电压及电流的变化。更具体来说，在图8B中的实际条件下，第二测试电路700'提供远低于在图8A中的理想条件下产生的那些电压及电流的电压及电流。然而，在图8B中的实际条件下，第一测试电路700产生大约等于在图8A中的理想条件下产生的那些电压及电流的电压及电流。换言之，第一测试电路700测量平均电压，而第二测试电路700'测量单一电压负载节点处的电压。因此，第一测试电路700提供一致的平均电压测量，而第二测试电路700'视从哪一电压负载节点测量电压而提供不同电压。因此，相比于使用存在于单一电压负载节点中的电压计算电流，可使用如本文所揭示的使用电压平均来较精确地计算分布负载电路中的电流。

就此来说，图9说明其中头部开关电路902(1)、902(2)围绕处理器核心904分布以便测量处理器核心904的平均负载电压的系统900。每一头部开关电路902(1)、902(2)包含类似于图7A中的头部开关分块702的多个头部开关分块。处理器核心904包含多个数字电路，所述数字电路中的每一者可在不同时间在作用中。由于处理器核心904内的各种数字电路可在不同时间在作用中，因此在整个处理器核心904及头部开关电路902(1)、902(2)中的电压及电流分布可能随着时间推移而显著不同。如在先前图式中(且尤其在图7A中)所描述，包含于头部开关电路902(1)、902(2)中的电压平均机构测量分布在处理器核心904中的平均核心电压(V_CAVG)。因此，相比于使用在单一时间点在仅一个位置处的电压计算电流，可使用平均核心电压(V_CAVG)较精确地计算分布在处理器核心904中的电流。

根据本文中所揭示的方面，使用电压平均的分布电压网络电路可提供到或集成到任何基于处理器的装置中。在无限制的情况下，实例包含机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(DVD)播放器，及便携式数字视频播放器。

就此来说，图10说明可使用在图1、3及4中分别说明的电压平均电路102、328及428的基于处理器的系统1000的实例。在此实例中，基于处理器的系统1000包含一或多个中央处理单元(CPU)1002，每一中央处理单元包含一或多个处理器1004。一或多个处理器1004中的每一者可使用多个核心1006(0)到1006(N)，其中可使用对应的电压平均电路(例如电压平均电路102(0)到102(N)、328(0)到328(N)或428(0)到428(N))来计算每一核心1006(0)到1006(N)的平均负载电压及负载电流。CPU 1002可为主装置。CPU 1002可具有耦合到处理器1004以快速存取暂时存储的数据的高速缓冲存储器1008。CPU 1002耦合到系统总线1010，且可将包含于基于处理器的系统1000中的主控装置与受控装置相互耦合。众所周知，CPU 1002通过经由系统总线1010交换地址、控制及数据信息来与这些其它装置通信。举例来说，CPU 1002可将总线异动请求传达到作为受控装置的实例的存储器控制器1012。尽管图10中未说明，但可提供多个系统总线1010，其中每一系统总线1010构成不同网状架构。

其它主控装置及受控装置可连接到系统总线1010。如图10中所说明，这些装置可例如包含存储器系统1014、一或多个输入装置1016、一或多个输出装置1018、一或多个网络接口装置1020，及一或多个显示控制器1022。输入装置1016可包含任何类型的输入装置，包含但不限于输入键、开关、语音处理器等。输出装置1018可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示器等。网络接口装置1020可为经配置以允许与网络1024交换数据的任何装置。网络1024可为任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网(LAN)、广泛局域网(wide local area network，WLAN)，及因特网。网络接口装置1020可经配置以支持任何类型的所要通信协议。存储器系统1014可包含一或多个存储器单元1026(0)到1026(N)。

CPU 1002也可经配置以经由系统总线1010存取显示控制器1022以控制发送到一或多个显示器1028的信息。显示控制器1022经由一或多个视频处理器1030将信息发送到显示器1028以供显示，视频处理器将待显示的信息处理成适于显示器1028的格式。显示器1028可包含任何类型的显示器，包含但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器等。

所属领域的一般技术人员将进一步了解，结合本文所揭示的方面所描述的各种说明性逻辑块、模块、电路及算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。作为实例，本文中所描述的主控装置及受控装置可用于任何电路、硬件组件、集成电路(IC)或IC芯片中。本文中所揭示的存储器可为任何类型及大小的存储器，且可经配置以存储所要的任何类型的信息。为了清楚地说明此可互换性，上文已大体上根据功能性描述了各种说明性组件、块、模块、电路及步骤。如何实施此功能性取决于特定应用、设计选择及/或强加于整个系统的设计约束。所属领域的一般技术人员可针对每一特定应用以不同方式来实施所描述功能性，但这些实施决策不应被解释为导致脱离本发明的范围。

可通过处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述功能的任何组合来实施或执行结合本文中所揭示的方面而描述的各种说明性逻辑块、模块及电路。处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此配置。

本文中所揭示的方面可体现于硬件及存储于硬件中的指令中，且可驻留于(例如)随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、装卸式磁盘、CD-ROM或此项技术中已知的任何其它形式的计算机可读媒体中。例示性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。所述ASIC可驻留于远端台中。在替代例中，处理器及存储媒体可作为离散组件而驻留于远端台、基站或服务器中。

还应注意，描述本文中在任何例示性方面中所描述的操作步骤以提供实例及论述。可以不同于所说明序列的众多不同序列来执行所描述操作。此外，描述于单个操作步骤中的操作可实际上以多个不同步骤执行。另外，可组合例示性方面中所论述的一或多个操作步骤。应理解，流程图中所说明的操作步骤可经受如所属领域的一般技术人员将容易明白的众多不同修改。所属领域的一般技术人员还将理解，可使用多种不同技术及技法中的任一者表示信息与信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示在整个以上描述中可能提及的数据、指令、命令、信息、信号、位、符号及码片。

提供本发明的先前描述以使任何所属领域的一般技术人员能够制造或使用本发明。对本发明的各种修改对于所属领域的一般技术人员来说将为显而易见的，且可在不脱离本发明的精神或范围的情况下将本文中所定义的一般原理应用于其它变体。因此，本发明并不意欲限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。