一种稳压电路及电子装置的制作方法

本发明涉及半导体领域，具体地，本发明涉及一种稳压电路及电子装置。

背景技术：

维持sram中储存的数据所需的电压很小，约在0.6v～0.9v，而且所需求电流非常小，大概是ua级别的量级。在便携式产品中，通常使用ldo(低压差线性稳压器)来给该模块供电。ldo是一种线性稳压器，使用在其线性区域内运行的晶体管或fet，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下100mv之内所需的输入电压与输出电压差额的最小值。正输出电压的ldo(低压降)稳压器通常使用功率晶体管(也称为传递设备)作为pnp。这种晶体管允许饱和，所以稳压器可以有一个非常低的压降电压，通常为200mv左右；与之相比，使用npn复合电源晶体管的传统线性稳压器的压降为2v左右。负输出ldo使用npn作为它的传递设备，其运行模式与正输出ldo的pnp设备类似。

更新的发展使用mos功率晶体管，它能够提供最低的压降电压。使用功率mos，通过稳压器的唯一电压压降是电源设备负载电流的on电阻造成的。如果负载较小，这种方式产生的压降只有几十毫伏。

但是ldo本身也会消耗ua级别的电流，而随着可穿戴式设备的出现对功耗的要求也越来越高，因此如何节省功耗将是必须解决的问题。

另一种使用二极管连接的方式供电，这种方法的优点是自身不消耗dc电流，但是输出电压不可控制，一般会随着vth改变，如55nm中2.5v的device，vth为0.6～0.75v，三个mos串接压降变化为1.8～2.25v，对输出的影响变化为0.45v。

若使用电容来稳定输出则输出电流会受到器件影响，若受到影响则输出时间将会被拉长或缩短，导致器件上的压降不足。

因此，需要提供一种稳压电路，以解决上面提到的问题。

技术实现要素：

针对现有技术的不足，本发明通过被配置为基于充放电时间的改变，改写所述控制计数器的计数量的算数逻辑单元构成稳压电路。本发明的稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。

本发明的实施例提供一种稳压电路，所述稳压电路包括：供电单元和稳定单元，所述供电单元的输出端通过一可控开关耦接至所述稳压电路的电压输出端；所述稳定单元包括:控制计数模块，被配置为计算进行所述电压输出端的电压检测的时间间隔；以及算数逻辑模块，被配置为基于电压检测结果的改变，改写所述控制计数器的计数量。

示例性地，所述稳定单元的输出端耦接至所述可控开关，以控制所述可控开关的开关，同时所述输出端耦接至所述控制计数模块。

示例性地，根据权利要求1所述的稳压电路，其特征在于，所述稳压电路还具有耦接至所述稳定单元的电压控制端的检测点，所述电压控制端同时耦接至所述算数逻辑模块，其中所述电压控制端提供对所述电压检测结果的反馈。

示例性地，所述电压输出端耦接至稳压电容器。

示例性地，所述稳定单元的时钟信号输入端连接至一外部时钟源。

示例性地，所述算数逻辑单元具有追速模式，用于当检测电压出现连续异常时，重新计算所述充放电时间。

示例性地，所述算数逻辑单元具有修正模式，用于当所述追速模式无法修正所述异常时，直接重新进行所述控制计数单元的计数。

示例性地，所述算数逻辑单元具有正常模式，用于当没有检测到电压连续异常时，累计到固定计数才进行电压检测。

本发明的又一实施例提供一种电子装置，包括所述的稳压电路。

根据本发明的稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。

附图说明

通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1为传统的利用ldo供电的电路的示意性框图；

图2为传统的利用二极管供电的电路的示意性框图；

图3为本发明的稳压电路的示意性框图；

图4为根据本发明的实施例的稳压电路的示意性框图；

图5为根据本发明的实施例的稳压电路中的测试单元块的流程图；

图6为根据本发明的实施例的稳压电路及其可控电阻的示意性框图；

图7为根据本发明的实施例的电子装置的示意图；以及

图8为根据本发明的实施例的电子装置的另一示意图。

具体实施方式

为了使得本发明的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本发明的示例实施例。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是本发明的全部实施例，应理解，本发明不受这里描述的示例实施例的限制。基于本发明中描述的本发明实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本发明的保护范围之内。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

为了透彻地理解本发明，首先参照图1至图2来描述现有技术中传统的稳压电路。

如图1所示，电路由带隙(bangap)、op运算放大器和取样电阻组成。电流源是由带隙提供的，但是带隙的启动又会依靠op是否能够正常工作。圈起来的dc直流是指当带隙被应用时，主要消耗掉功耗的区域。

取样电压加在放大器的同相输入端，与加在反相输入端的基准电压相比较，两者的差值经放大器放大后，控制串联调整管的压降，从而稳定输出电压。当输出电压降低时，基准电压与取样电压的差值增加，比较放大器输出的驱动电流增加，串联调整管压降减小，从而使输出电压升高。相反，若输出电压超过所需要的设定值，比较放大器输出的前驱动电流减小，从而使输出电压降低。供电过程中，输出电压校正连续进行，调整时间只受比较放大器和输出晶体管回路反应速度的限制。

传统使用一个op运算放大器维持负载电压，需额外提供op运算放大器功耗。

如图2所示，其示出了传统的利用二极管供电的电路。其左侧示出了三个串联的nmos，而右侧示出了三个串联的pmos，二者以二极管连接的方式供电。在该类型的电路中，改变成使用mos压降控制输出电压，虽然没有dc电流，但是输出电压不可控制，一般会随着vth改变，如55nm中2.5v的设备vth为0.6～0.75v，三个mos串接压降变化为1.8～2.25v，对输出的影响变化为0.45v。

为了解决上述技术问题，本发明提供了一种具有新结构的稳压电路。该稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。下面，参照图3来具体描述本发明的一种稳压电路。

图3为本发明的稳压电路的示意性框图。本发明的稳压电路包括：

供电单元和稳定单元，

所述供电单元的输出端通过一可控开关耦接至所述稳压电路的电压输出端；

所述稳定单元包括:

控制计数模块，被配置为计算进行所述电压输出端的电压检测的时间间隔；以及

算数逻辑模块，被配置为基于电压检测结果的改变，改写所述控制计数器的计数量。

本发明的测试电路设想是，针对ldo电路输出不稳定，输出电压易受温度影响的问题设计一组稳压电路。稳压电路中包含控制计数器，控制计数器会计算需多少时间后进行电压检测，藉此减少频繁检测电压的问题。稳定电压中包含一个alu(算数逻辑单元)，藉此假若充放电时间发生改变将改写控制计数器的计数量。同时以三个mos串联为例进行稳定电压设计。

与此不同，传统的基于ldo的稳压电路会引入dc电流，这将带来较大的功耗，而传统的基于二极管连接的方式供电的电路会使得输出电压不稳定。

本发明的稳压电路利用alu，基于充放电时间的改变，改写所述控制计数器的计数量。因而，本发明的稳压电路可以不引入直流电流，从而节省功 耗，并且得到可控的输出电压，避免器件上的压降不足。

示例性地，所述稳定单元的输出端耦接至所述可控开关，以控制所述可控开关的开关，同时所述输出端耦接至所述控制计数模块。

示例性地，所述稳压电路还具有耦接至所述稳定单元的电压控制端的检测点，所述电压控制端同时耦接至所述算数逻辑模块，其中所述电压控制端提供对所述电压检测结果的反馈。

示例性地，所述电压输出端耦接至稳压电容器。

示例性地，所述稳定单元的时钟信号输入端连接至一外部时钟源。

示例性地，所述算数逻辑单元具有追速模式，用于当检测电压出现连续异常时，重新计算所述充放电时间。

示例性地，所述算数逻辑单元具有修正模式，用于当所述追速模式无法修正所述异常时，直接重新进行所述控制计数单元的计数。

示例性地，所述算数逻辑单元具有正常模式，用于当没有检测到电压连续异常时，累计到固定计数才进行电压检测。

实施例一

图4为根据本发明的实施例的稳压电路的示意性框图。

如图4所示，以三个mos串联来进行稳压电路设计。时钟信号输入至测试单元，其中所述测试单元(即稳定单元)主要由alu和控制计数器构成，由测试单元输出控制信号和输出信号。其中，输出信号连接至开关，而控制信号连接至电容。本发明实施例的稳压电路包括：供电单元和稳定单元，所述供电单元的输出端通过一可控开关耦接至所述稳压电路的电压输出端；所述稳定单元包括:控制计数模块，被配置为计算进行所述电压输出端的电压检测的时间间隔；以及算数逻辑模块，被配置为基于电压检测结果的改变，改写所述控制计数器的计数量。

具体地，藉由输出信号控制s0控制电容储存量，通过控制信号来判断当前电压，输入一个时钟信号来控制内部计数，在计数时间内即不需反复检测控制信号藉此达到省电效果。

初始在每个时钟时检测控制信号，并累计计数的数量以计算上升电压所需的计数数量；当上升电压到达指定范围时，输出信号切断s0中止充电，并 确认控制信号检测下降的电压是否到达指定范围，并累计所需的放电计数。

之后进入正常控制模式，每一次计数到达预计状况才接收控制信号，以检查是否需要调整计数，如果差异电压过大，则进入高速修正模式，快速调整计数，如果连续几次内无法修正电压则强制开启控制信号接受电压实时修正，直接将在电压控制回安全范围内重新计数。

与此不同，传统的基于ldo的稳压电路会引入dc电流，这将带来较大的功耗，而传统的基于二极管连接的方式供电的电路会使得输出电压不稳定。

本发明的稳压电路利用alu，基于充放电时间的改变，改写所述控制计数器的计数量。因而，本发明的稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。

示例性地，所述稳定单元的输出端耦接至所述可控开关，以控制所述可控开关的开关，同时所述输出端耦接至所述控制计数模块。

示例性地，所述稳压电路还具有耦接至所述稳定单元的电压控制端的检测点，所述电压控制端同时耦接至所述算数逻辑模块，其中所述电压控制端提供对所述电压检测结果的反馈。

示例性地，所述电压输出端耦接至稳压电容器。

示例性地，所述稳定单元的时钟信号输入端连接至一外部时钟源。

示例性地，所述算数逻辑单元具有追速模式，用于当检测电压出现连续异常时，重新计算所述充放电时间。

示例性地，所述算数逻辑单元具有修正模式，用于当所述追速模式无法修正所述异常时，直接重新进行所述控制计数单元的计数。

示例性地，所述算数逻辑单元具有正常模式，用于当没有检测到电压连续异常时，累计到固定计数才进行电压检测。

图5为根据本发明的实施例的稳压电路中的测试单元块的流程图。如图5所示，测试单元块的流程主要包括三个流程。在第一流程中，首先等待时钟信号的进入，当输出信号为“1”时，如果控制信号大于“0.6v”，则继续判断控制信号是否还小于“0.7v”。如果控制信号不满足大于“0.6v”的条件，则进入修正模式。如果控制信号满足小于“0.7v”的条件，则使得计数加“1”，否则，输出信号变为“0”，同时计数变为上升计数，计数设置值为“0”。接下来，判断控制信号是否大于“0.6v”，如果是，则使得计数加“1”，否则， 输出信号设置为“1”，同时计数变为下降计数，其中给r_reg赋值为“3`bxxx”，给f_reg同样赋值为“3`bxxx”，令看门狗为“1”，x＝1，y＝1。接下来，进入第二流程。

在第二流程中，首先等待时钟信号的进入，然后判断计数是否为上升计数。如果为否，则继续等待时钟信号的进入，如果为是，则检查控制信号，其中另等于“0.71”的控制信号进入寄存器reg[2]的位置，另等于“0.70”的控制信号进入寄存器reg[1]的位置，另等于“0.69”的控制信号进入寄存器reg[0]的位置。接下来判断变量reg是否等于“r_reg”，如果为是，则使得看门狗加“1”，同时x+1，如果为否，则使得看门狗等于“0”。接下来，在111处，上升计数的值要减去x的值，在011处，x＝1，在001处，上升计数的值要加上x的值，在000处，上升计数的值要加上两倍x的值(即2x)，同时使得输出信号为“0”。另外，在使得看门狗加“1”，同时x+1的步骤之后，也进行上述111至000的步骤以及另输出信号为“0”的步骤。接下来，判断看门狗是否大于“4”，如果为是，则继续判断控制信号是否小于“0.6”，如果为否，则进入第三流程。当判断控制信号小于“0.6v”时，进入修正模式，而当判断控制信号不满足小于“0.6v”的条件时，等待时钟信号的进入。

在第三流程中，首先等待时钟信号的进入。然后，判断计数是否为下降计数，如果为否，则继续等待时钟信号的进入，如果为是，则检查控制信号，其中，另等于“0.61”的控制信号进入寄存器reg[2]的位置，另等于“0.60”的控制信号进入寄存器reg[1]的位置，另等于“0.59”的控制信号进入寄存器reg[0]的位置。接下来判断变量reg是否等于“r_reg”，如果为是，则使得y加“1”，如果为否，则在111处，上升计数的值要加上x的值，在011处，x＝1，在001处，上升计数的值要减去x的值，在000处，上升计数的值要减去两倍x的值(即2x)，同时使得输出信号为“1”。同时在将y加“1”之后，也进行上述111至000的步骤以及另输出信号为“1”的步骤。

具体地，藉由输出信号控制s0控制电容储存量，通过控制信号来判断当前电压，输入一个时钟信号来控制内部计数，在计数时间内即不需反复检测控制信号藉此达到省电效果。

初始在每个时钟时检测控制信号，并累计计数的数量以计算上升电压所需的计数数；当上升电压到达指定范围时，输出信号切断s0中止充电，并确认控制信号检测下降的电压是否到达指定范围，并累计所需的放电计数。

之后进入正常控制模式，每一次计数到达预计状况才接收控制信号，以检查是否需要调整计数，如果差异电压过大，则进入高速修正模式，快速调整计数，如果连续几次内无法修正电压则强制开启控制信号接受电压实时修正，直接将在电压控制回安全范围内重新计数。

与此不同，传统的基于ldo的稳压电路会引入dc电流，这将带来较大的功耗，而传统的基于二极管连接的方式供电的电路会使得输出电压不稳定。

本发明的稳压电路利用alu，基于充放电时间的改变，改写所述控制计数器的计数量。因而，本发明的稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。

接下来，参照图6来描述本发明的实施例的稳压电路的仿真结果。其中，图6为根据本发明的实施例的稳压电路及其可控电阻的示意性框图。

如图6所示，为了仿真输出负载因温度造成电流变化的状态，因此串联6个可控电阻，逐步开启，并逐步关闭藉此观察设计的测试单元块能否正常运作。其中，电阻与开关并联，主要是控制串联的电阻数，藉此手动改变电流值，仿真温度变化状况。

根据仿真结果，rl上的电压范围可稳定地控制在0.6至0.7之间，如果rl上的电压发生变化，电压超过0.7，则进行修正。即使电流不断变化，也不影响输出电压，本发明的实施例的稳压电路能将输出电压控制在安全范围内。

本发明的实施例的稳压电路可获得稳定的输出电压，而当电阻改变造成电流突变时，可通过修正模式来对计数进行修正。本发明的稳压电路利用alu，基于充放电时间的改变，改写所述控制计数器的计数量。因而，本发明的稳压电路可以不引入直流电流，从而节省功耗，并且得到可控的输出电压，避免器件上的压降不足。

实施例二

本发明的再一个实施例提供一种电子装置，所述电子装置包括实施例一所述的稳压电路。

图7为根据本发明的实施例的电子装置的示意图。图8为根据本发明的 实施例的电子装置的另一示意图。

如图7和图8所示，本实施例的电子装置，可以是手机(如图7中所示的装置700)和平板电脑(如图8中所示的装置800)。另外，本实施例的电子装置还包括但不限于，笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。

本发明实施例的电子装置，由于使用了上述的稳压电路，因而同样具有上述优点。

尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本发明的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本发明的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本发明的范围之内。