参考电压电路的制作方法

本申请要求于2015年6月5日提交的名称为“VOLTAGEREFERENCECIRCUIT”的第62/171,654号临时专利申请的优先权，其全部内容结合于此作为参考。
技术领域：
本发明总体涉及电子电路领域，更具体地，涉及参考电压电路领域。
背景技术：
：在集成电路中，参考电压起着重要的作用。参考电压电路广泛用于需要固定的参考电压以供比较的电路中以用于该电路的可靠性和准确性。例如，理论上，参考电压电路提供与电源电压变化、温度改变和电路负载无关的电压。随着核心器件设计的发展，期望有一种能够在相对较低的偏置条件下工作并且不易受工艺变化影响的参考电压电路。技术实现要素：根据本发明的一个方面，提供了一种电路，包括：第一晶体管，包括第一漏极和第一栅极；第二晶体管，包括第二漏极和第二栅极；电阻器件，连接在所述第一栅极与所述第二栅极之间；以及放大器，包括连接至所述第一漏极的第一输入端和连接至所述第二漏极的第二输入端，所述放大器被配置为将所述第一漏极处的电压电平和所述第二漏极处的电压电平保持为彼此相等。优选地，所述第一晶体管具有第一阈值电压；以及所述第二晶体管具有与所述第一阈值电压相等的第二阈值电压。优选地，所述第一晶体管具有第一阈值电压；以及所述第二晶体管具 有与所述第一阈值电压不同的第二阈值电压。优选地，所述电路还包括：第一电流源，提供流经所述第一漏极的电流；以及第二电流源，提供流经所述第二漏极的电流，所述第一电流源和所述第二电流源形成电流镜。根据本发明的另一方面，提供了一种电路，包括：第一电流生成电路，用于提供第一电流，包括：第一对晶体管，包括：第一晶体管，包括第一漏极和第一栅极；和第二晶体管，包括第二漏极和第二栅极；第一电阻器件，连接在所述第一栅极与所述第二栅极之间；和第一放大器，包括连接至所述第一漏极的第一输入端和连接至所述第二漏极的第二输入端，所述第一放大器被配置为将所述第一漏极处的电压电平和所述第二漏极处的电压电平保持为彼此相等；第二电流生成电路，用于提供第二电流，包括：第二对晶体管，包括：第三晶体管，包括第三漏极和第三栅极；和第四晶体管，包括第四漏极和第四栅极；和第二电阻器件，连接在所述第三栅极与所述第四栅极之间；和第二放大器，包括连接至所述第三漏极的第一输入端和连接至所述第四漏极的第二输入端，所述第二放大器被配置为将所述第三漏极处的电压电平和所述第四漏极处的电压电平保持为彼此相等；以及电流减法器，被配置为接收所述第一电流和所述第二电流，并且通过从所述第二电流中减去所述第一电流或从所述第一电流中减去所述第二电流来生成第三电流。优选地，所述第一晶体管具有第一阈值电压；所述第二晶体管具有第二阈值电压；所述第三晶体管具有第三阈值电压；以及所述第四晶体管具有第四阈值电压；其中，所述第一阈值电压、所述第二阈值电压、所述第三阈值电压和所述第四阈值电压中的至少一个与其余的不同。优选地，所述第一阈值电压与所述第二阈值电压不同，并且所述第三阈值电压与所述第四阈值电压不同。优选地，所述第一晶体管具有第一尺寸；所述第二晶体管具有第二尺寸；所述第三晶体管具有第三尺寸；所述第四晶体管具有第四尺寸；所述第一电阻器件具有第一电阻；所述第二电阻器件具有与所述第一电阻相等的第二电阻；将所述第一尺寸与所述第二尺寸的比限定为第一尺寸比；将 所述第三尺寸与所述第四尺寸的比限定为与所述第一尺寸比相等的第二尺寸比；以及以下中的一种：所述第二阈值电压等于所述第四阈值电压，所述第二阈值电压与所述第一阈值电压不同，并且所述第四阈值电压与所述第三阈值电压不同；和所述第一阈值电压等于所述第三阈值电压，所述第一阈值电压与所述第二阈值电压不同，并且所述第三阈值电压与所述第四阈值电压不同。优选地，所述第三电流表示为：I＝(ΔVt′-ΔVt″)其中，I表示所述第三电流，ΔVt′表示所述第一阈值电压与所述第二阈值电压之间的差值，以及ΔVt″表示所述第三阈值电压与所述第四阈值电压之间的差值。优选地，所述第一晶体管具有第一尺寸；所述第二晶体管具有第二尺寸；所述第三晶体管具有第三尺寸；所述第四晶体管具有第四尺寸；所述第一电阻器件具有第一电阻；所述第二电阻器件具有与所述第一电阻相等的第二电阻；将所述第一尺寸与所述第二尺寸的比限定为第一尺寸比；将所述第三尺寸与所述第四尺寸的比限定为与所述第一尺寸比相等的第二尺寸比；以及以下中的一种：所述第二阈值电压等于所述第四阈值电压，所述第二阈值电压与所述第一阈值电压不同，并且所述第四阈值电压等于所述第三阈值电压；和所述第一阈值电压等于所述第三阈值电压，所述第一阈值电压与所述第二阈值电压不同，并且所述第三阈值电压等于所述第四阈值电压。优选地，所述第三电流表示为：I＝ΔVt′，其中，I表示所述第三电流，以及ΔVt′表示所述第一阈值电压与所述第二阈值电压之间的差值。优选地，所述第一晶体管具有第一尺寸；所述第二晶体管具有第二尺寸；所述第三晶体管具有第三尺寸；所述第四晶体管具有第四尺寸；所述第一电阻器件具有第一电阻；所述第二电阻器件具有第二电阻；将所述第一尺寸与所述第二尺寸的比限定为第一尺寸比；将所述第三尺寸与所述第四尺寸的比限定为第二尺寸比，其中，所述第一尺寸比、所述第二尺寸比、所述第一电阻以及所述第二电阻之间的关系表示如下：VtxlnNR1=VtzlnMR2]]>其中，N表示所述第一尺寸比，M表示所述第二尺寸比，R1表示所述第一电阻，R2表示所述第二电阻，Vtx表示所述第一阈值电压和所述第二阈值电压中的一个，以及Vtz表示所述第三阈值电压与所述第四阈值电压中的一个。优选地，所述第一电流和所述第二电流是与绝对温度成比例的(PTAT)电流。根据本发明的又一方面，提供了一种电路，包括：第一电流生成电路，包括：第一对晶体管，包括：第一晶体管，包括第一漏极和第一栅极；和第二晶体管，包括第二漏极和第二栅极；以及第一放大器，包括连接至所述第一漏极的第一输入端和连接至所述第二漏极的第二输入端，所述第一放大器被配置为将所述第一漏极处的电压电平和所述第二漏极处的电压电平保持为彼此相等；第二电流生成电路，包括：第二对晶体管，包括：第三晶体管，包括第三漏极和第三栅极；和第四晶体管，包括第四漏极和第四栅极；以及第二放大器，包括连接至所述第三漏极的第一输入端和连接至所述第四漏极的第二输入端，所述第二放大器被配置为将所述第三漏极处的电压电平和所述第四漏极处的电压电平保持为彼此相等；以及电阻器件，连接在所述第一栅极与所述第四栅极之间。优选地，所述第一晶体管具有第一阈值电压；所述第二晶体管具有第二阈值电压；所述第三晶体管具有第三阈值电压；所述第四晶体管具有第四阈值电压；其中，所述第一阈值电压、所述第二阈值电压、所述第三阈值电压和所述第四阈值电压中的至少一个与其余的不同。优选地，所述第一阈值电压与所述第二阈值电压不同，并且所述第三阈值电压与所述第四阈值电压不同。优选地，所述第一晶体管具有第一尺寸；所述第二晶体管具有第二尺寸；所述第三晶体管具有第三尺寸；所述第四晶体管具有第四尺寸；将所述第一尺寸与所述第二尺寸的比限定为第一尺寸比；将所述第三尺寸与所述第四尺寸的比限定为与所述第一尺寸比相等的第二尺寸比；以及以下中的一种：所述第二阈值电压等于所述第四阈值电压，所述第二阈值电压与 所述第一阈值电压不同，并且所述第四阈值电压与所述第三阈值电压不同；和所述第一阈值电压等于所述第三阈值电压，所述第一阈值电压与所述第二阈值电压不同，并且所述第三阈值电压与所述第四阈值电压不同。优选地，所述电路被配置为提供电流，所述电流表示如下：I＝(ΔVt′-ΔVt″)其中，I表示所述电流，ΔVt′表示所述第一阈值电压与所述第二阈值电压之间的差值，以及ΔVt″表示所述第三阈值电压与所述第四阈值电压之间的差值。优选地，所述第一晶体管具有第一尺寸；所述第二晶体管具有第二尺寸；所述第三晶体管具有第三尺寸；所述第四晶体管具有第四尺寸；将所述第一尺寸与所述第二尺寸的比限定为第一尺寸比；将所述第三尺寸与所述第四尺寸的比限定为与所述第一尺寸比相等的第二尺寸比；以及以下中的一种：所述第一阈值电压与所述第二阈值电压不同，所述第一阈值电压等于所述第三阈值电压，以及所述第三阈值电压等于所述第四阈值电压。优选地，所述电路被配置为提供电流，所述电流表示如下：I＝ΔVt′其中，I表示所述电流，以及ΔVt′表示所述第一阈值电压与所述第二阈值电压之间的差值。附图说明当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1A是根据一些实施例的能够生成与绝对温度成比例的电流的电路的示图。图1B是根据一些实施例的能够生成与绝对温度成比例的电流的电路的示图。图1C是根据一些实施例的能够生成与绝对温度成比例的电流的电路 的示图。图1D是根据一些实施例的能够生成与绝对温度成比例的电流的电路的示图。图2是示出了图1A中示出的电路的模拟结果的示意图。图3是根据一些实施例的能够生成与温度变化无关的电流的电路的框图。图4A是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4B是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4C是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4D是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4E是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4F是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4G是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图4H是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图5是示出了图4A中示出的电路所提供的合成电流的示意图。图6A是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图6B是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图6C是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图6D是根据一些实施例的能够生成与温度变化无关的电流的电路的示图。图7是示出了不同工艺角下的图6A中示出的电路的模拟结果的示意图。具体实施方式以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。图1A是根据一些实施例的能够生成与绝对温度成比例的(PTAT)电流I的电路10A的示图。参考图1A，电路10A包括电流生成电路15和电阻器件14。电流生成电路15包括放大器12、第一电流源18、第二电流源19、第一晶体管M1和第二晶体管M2。此外，电路10A工作在限定在电源电压VDD与例如接地电平GND的参考电压之间的电源域中。在本实施例中，第一晶体管M1和第二晶体管M2中的每一个都包括金属氧化物半导体(MOS)晶体管。此外，第一晶体管M1和第二晶体管M2中的每一个都包括n型MOS(NMOS)晶体管。在另一实施例中，第一晶体管M1和第二晶体管M2中的每一个都包括p型MOS(PMOS)晶体管。在其他实施例中，第一晶体管M1和第二晶体管M2中的每一个都包括金属氧化物半导体场效应晶体管(MOSFET)。放大器12包括第一输入端、第二输入端和输出端。在一些实施例中，放大器12包括运算放大器。此外，第一输入端是运算放大器的反相端子，而第二输入端是运算放大器的非反相端子。可选地，第一输入端是运算放大器的非反相端子，而第二输入端是运算放大器的反相端子。在一些实施例中，放大器12提供相对较大的增益，从而使得放大器12的第一输入端 处的电压电平基本等于放大器12的第二输入端处的电压电平。第一晶体管M1包括第一漏极D1、第一栅极G1和第一源极S1。第一漏极D1连接至放大器12的第一输入端，并且通过第一电流源18连接至电源电压VDD。第一栅极G1连接至电阻器件14的一端110，并且通过电气组件16连接至电源电压VDD。第一源极S1连接至参考电压GND。在实施例中，电气组件16包括PMOS晶体管。PMOS晶体管的源极连接至电源电压VDD。PMOS晶体管的栅极连接至放大器12的输出端(图1A中未示出)。此外，PMOS晶体管的漏极连接至电阻器件14。因此，在放大器的控制下，电气组件16用作电流源以提供流经电阻器件14的电流。电阻器件14可以由金属、多晶硅或其他合适的材料制成。在本实施例中，电阻器件14包括电阻器。第二晶体管M2包括第二漏极D2、第二栅极G2和第二源极S2。第二漏极D2连接至放大器12的第二输入端，并且通过第二电流源19连接至电源电压VDD。第二栅极G2连接至电阻器件14的另一端112，并且通过另一电气组件17连接至参考电压GND。此外，第二源极S2连接至参考电压GND，并且连接至第一晶体管M1的第一源极S1。第一电流源18用于提供流经第一晶体管M1的电流并且影响第一晶体管M1的第一漏极D1处的电压电平。类似地，第二电流源19用于提供流经第二晶体管M2的电流并且影响第二晶体管M2的第二漏极D2处的电压电平。第一电流源18和第二电流源19形成电流镜。在一些实施例中，第一电流源18包括连接在电源电压VDD与第一漏极D1之间的电阻器或二极管接法的MOS晶体管(漏极与栅极连接)。此外，第二电流源19包括连接在电源电压VDD与第二漏极D2之间的电阻器或二极管接法的MOS晶体管(漏极与栅极邻接)。在一些实施例中，第一电流源18和第二电流源19中的每一个都包括晶体管。此外，第一电流源18和第二电流源19中的每一个都包括PMOS晶体管。在该情况下，每一个PMOS晶体管的栅极都连接至放大器12的输出，从而使得可通过放大器12来调整由第一电流源18和第二电流源19中的每一个提供的电流的大小。由于第一源极S1处的电压电平等于第二源极S2处的电压电平，所以以如下等式(1)来表示电流I：I=VGS1-VGS2R---(1)]]>其中，VGS1表示第一栅极-源极(第一栅极G1-第一源极S1)电压，VGS2表示第二栅极-源极(第二栅极G2-第二源极S2)电压，以及R表示电阻器件14的电阻。第一晶体管M1具有第一阈值电压Vt1，并且第二晶体管M2具有第二阈值电压Vt2。在实施例中，第一阈值电压Vt1等于第二阈值电压Vt2。此外，第一晶体管M1具有第一尺寸，而第二晶体管M2具有第二尺寸。第一晶体管M1与第二晶体管M2的尺寸比为1：N，其中N是大于1的正整数。此外，在一些实施例中，第一电流源18与第二电流源19的尺寸比为P：NP，其中P是大于1的正整数。例如，假设N＝5，P＝20，那么第一电流源18与第二电流源19的尺寸比为20：5*20。在一些实施例中，第一晶体管M1与第二晶体管M2的尺寸比为1:1，而第一电流源18的晶体管与第二电流源19的晶体管的尺寸比为N:1。可以以如下等式(2)和(3)来分别表示第一栅极-源极电压(VGS1)和第二栅极-源极电压VGS2。VGS1=Vt1*lnID1ID0---(2)]]>VGS2=Vt2*lnID1ID01N---(3)]]>其中ID0表示第一晶体管M1和第二晶体管M2的饱和电流。由于阈值电压(诸如Vt1和Vt2)可以表示为Vt＝k*T/q，其中k表示玻尔兹曼常数，T表示绝对温度，q表示电子的电荷。因此，阈值电压与绝对温度成比例。然后，通过将等式(2)中示出的第一栅极-源极电压VGS1和等式(3)中示出的第二栅极-源极电压VGS2引入等式(1)，I可以在等式(4)中被重写为：I=VGS1-VGS2R=Vt1lnNR---(4)]]>根据等式(4)，由第一栅极-源极电压VGS1和第二栅极-源极电压VGS2之间的电压差值来确定电流I。此外，由于第一阈值电压Vt1(或第二阈值电压Vt2)与绝对温度成比例(PTAT)，所以电流I是PTAT电流。在一些实施例中，第一晶体管M1与第二晶体管M2的尺寸比仍为1：N，并且第一阈值电压Vt1与第二阈值电压Vt2不同。流经电阻器件14的电流I仍为PTAT电流。再次参考图1A，由于第一晶体管M1的第一漏极D1和第二晶体管M2的第二漏极D2分别连接至放大器12的第一输入端和第二输入端，通过放大器12的功能，第一漏极D1处的电压电平与第二漏极D2处的电压电平保持为彼此相等。通过放大器12，减小或甚至消除由第一漏极D1和第二漏极D2之间的电压差值所导致的电流I中的变化(如果有的话)。如果不存在放大器12，则第一栅极-源极电压VGS1或第二栅极-源极电压VGS2随着电流I的变化而变化。因此，流经第一晶体管M1的电流或流经第二晶体管M2的电流变化。在这种情况下，第一漏极D1处的电压电平或第二漏极D2处的电压电平变化。由于第一漏极D1处的电压电平与第二漏极D2处的电压电平彼此不相等，所以没有消除电流I中的变化。在使用两个NMOS晶体管的现有方法中，通过两个栅极-源极电压(VGS)之间的电压差值来确定流经电阻器的PTAT电流。然而，两个NMOS晶体管的漏极处的电压电平不保持相等。各漏极之间的电压差值会导致PTAT电流中的电流变化。图1B是根据一些实施例的能够生成与绝对温度成比例的(PTAT)电流I的电路10B的示图。电路10B与电路10A类似，除了例如，电路10B还包括尾电流源13。参考图1B，尾电流源13连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。尾电流源13用于向第一晶体管M1和第二晶体管M2提供电流。图1C是根据一些实施例的能够生成与绝对温度成比例的(PTAT)电流I的电路10C的示图。参考图1C，电路10C与参考图1A描述和示出的电路10A类似，除了例如，图1C中示出的放大器12、第一电流源18与第二电流源19之间的电连接与图1A中示出的不同。具体地，放大器12的输 出连接至电气组件16、第一电流源18和第二电流源19，并且用于控制电气组件16、第一电流源18和第二电流源19。图1D是根据一些实施例的能够生成与绝对温度成比例的电流I的电路10D的示图。参考图1D，电路10D与参考图1C示出和描述的电路10C类似，除了电路10D还包括尾电流源13。参考图1D，尾电流源13连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。尾电流源13用于向第一晶体管M1和第二晶体管M2提供电流。图2是示出了图1A中示出的电路10A的模拟结果的示意图。参考图2，横轴表示以摄氏温度(℃)为单位的温度，并且纵轴表示以微安(A)为单位的电流I的幅值。在模拟中，可以采用诸如数百个的大量的包括电路10A的集成芯片。此外，测量并且记录每一个集成芯片的PTAT电流。因此，可以获得不同温度下的数百个这种PTAT电流。在一些实施例中，温度范围在-40℃至125℃。为了说明，图2中仅示出了那些PTAT电流中的三个电流I、I'和I”，其中I'和I”分别表示上限和下限。而且，为了说明，放大电流I与I”之间以及电流I与I'之间的间隔(即，变化)。理想地，变化基本为零，从而使得表示电流I、I'和I”的曲线彼此完全重叠。模拟结果显示电流变化近似为±5.5％，这相对较低并且是所期望的。换句话说，准确度相对较高。结果，当制造包括电路10A的大量集成芯片时，集成芯片中的由电路10A提供的电流彼此接近。图3是根据一些实施例的能够生成与温度变化无关的电流I3的电路30的框图。参考图3，电路30包括第一与绝对温度成比例的(PTAT)电流生成器件30A、第二PTAT电流生成器件30B和电流减法器32。连接至电流减法器32的第一PTAT电流生成器件30A被配置为生成第一PTAT电流I1。在实施例中，第一PTAT电流生成器件30A与参考图1A描述和示出的电路10A类似，除了例如第一PTAT电流生成器件30A的电气组件17连接至电流减法器32而不是连接至参考电压GND。连接至电流减法器32的第二PTAT电流生成器件30B被配置为生成第二PTAT电流I2。在实施例中，第二PTAT电流生成器件30B与参考图1A 描述和示出的电路10A类似，除了例如第二PTAT电流生成器件30B的电气组件17连接至电流减法器32而不是连接至参考电压GND。电流减法器32接收第一PTAT电流I1和第二PTAT电流I2，并且通过从第二PTAT电流I2中减去第一PTAT电流I1或通过从第一PTAT电流I1中减去第二PTAT电流I2来产生与温度变化无关的电流I3，从而使PTAT电流I1和I2中的温度依赖因子相互抵消(countercanceling)。在第一PTAT电流生成器件30A中，由第一栅极-源极电压VGS1和第二栅极-源极电压VGS2来确定第一PTAT电流I1。此外，第一晶体管M1具有第一阈值电压Vt1，并且第二晶体管M2具有与第一阈值电压Vt1不同的第二阈值电压Vt2。结果，由第一阈值电压Vt1与第二阈值电压Vt2之间的差值来确定电流I3，这将参考图4A来进行详细的描述。电流I3基本恒定并且与温度变化无关。此外，由于由阈值电压Vt1与Vt2之间的电压差值来确定电流I3，并且还由于可以通过工艺来很好地控制阈值电压，所以也可以很好地控制并且预设电流I3的幅值，这有助于电路设计。为了获得与温度变化无关的电流，在一些现有方法中，将与绝对温度互补的(CTAT)电流添加至PTAT电流。然而，CTAT电流易于变化。结果，即使可以通过将PTAT电流添加至CTAT电流来获得恒定的电流，但是不能够很好地控制恒定电流的大小，因此难以预定恒定电流的大小。图4A是根据一些实施例的能够生成与温度变化无关的电流I3的电路40A的电路图。参考图4A，电路40A包括第一PTAT电流生成电路45A、第二PTAT电流生成电路45B、电阻器件14A、电阻器件14B和电流减法器42。与参考图1A描述和示出的电路10A在结构上类似的第一PTAT电流生成电路45A包括放大器12A、第一电流源18A、第二电流源19A、第一晶体管M1和第二晶体管M2。第一晶体管M1包括第一漏极D1、第一栅极G1和第一源极S1。第一漏极D1连接至放大器12A的第一输入端，并且通过第一电流源18A连接至电源电压VDD。第一栅极G1连接至电阻器件14A的一端413，并且通过电气组件16A连接至电源电压VDD。第一源极S1连接至参考电压GND。第二晶体管M2包括第二漏极D2、第二栅极G2和第二源极S2。第二漏极D2连接至放大器12A的第二输入端，并且通过第二电流源19A连接至电源电压VDD。第二栅极G2连接至电阻器件14A的另一端414，并且通过电气组件44A连接至电流减法器42。此外，第二源极S2连接至参考电压GND，并且连接至第一晶体管M1的第一源极S1。可以以如下等式(5)来表示第一PTAT电流I1：I1=VGS1-VGS2R1---(5)]]>其中，VGS1表示第一栅极-源极(第一栅极G1-第一源极S1)电压，VGS2也表示第二栅极-源极(第二栅极G2-第二源极S2)电压，以及R1表示电阻器件14A的电阻。第一PTAT电流I1流经电阻器件14A，并且由第一栅极-源极电压VGS1和第二栅极-源极电压VGS2之间的第一电压差值来确定。与参考图1A描述和示出的电路10A在结构上类似的第二PTAT电流生成电路45B包括放大器12B、第三电流源18B、第四电流源19B、第三晶体管M3和第四晶体管M4。第三晶体管M3包括第三漏极D3、第三栅极G3和第三源极S3。第三漏极D3连接至放大器12B的第一输入端，并且通过第三电流源18B连接至电源电压VDD。第三栅极G3连接至电阻器件14B的一端417，并且通过电气组件16B连接至电源电压VDD。第三源极S3连接至参考电压GND。第四晶体管M4包括第四漏极D4、第四栅极G4和第四源极S4。第四漏极D4连接至放大器12B的第二输入端，并且通过第二电流源19B连接至电源电压VDD。第四栅极G4连接至电阻器件14B的另一端418，并且通过电气组件44B连接至电流减法器42。此外，第四源极S4连接至参考电压GND，并且连接至第三晶体管M3的第三源极S3。可以以如下等式(6)来表示第二PTAT电流I2：I2=VGS3-VGS4R2---(6)]]>其中，VGS3表示第三栅极-源极(第三栅极G3-第三源极S3)电压，VGS4也表示第四栅极-源极(第四栅极G4-第四源极S4)电压，以及R2表示电阻器件14B的电阻。第二PTAT电流I2流经电阻器件14B，并且由第三栅极-源极电压VGS3和第四栅极-源极电压VGS4之间的第二电压差值来确定。电流减法器42接收第一PTAT电流I1和第二PTAT电流I2，并且通过从第二PTAT电流I2中减去第一PTAT电流I1或通过从第一PTAT电流I1中减去第二PTAT电流I2来产生与温度变化无关的电流I3，从而使第一PTAT电流I1和第二PTAT电流I2中的温度依赖因子相互抵消。在本实施例中，从第一PTAT电流I1中减去第二PTAT电流I2来生成电流I3。可以以如下等式(7)来表示电流I3：I3=I1-I2=(VGS1-VGS2)R1-(VGS3-VGS4)R2---(7)]]>根据等式(7)，由第一电压差值(VGS1-VGS2)与第二电压差值(VGS3-VGS4)之间的电压差值来确定与温度变化无关的电流I3。第一晶体管M1具有第一阈值电压Vt1，并且第二晶体管M2具有第二阈值电压Vt2。在实施例中，第一阈值电压Vt1等于第二阈值电压Vt2。此外，第一晶体管M1具有第一尺寸，而第二晶体管M2具有第二尺寸。第一晶体管M1与第二晶体管M2的第一尺寸比为1：N。还可以以如下等式(8)来表示第一电压差值(VGS1-VGS2)：VGS1-VGS2=Vt1lnIDI0-Vt2lnIDI01N=(Vt2+ΔVt′)lnIDI0-(Vt2)lnIDI01N=Vt2lnN+ΔVt′lnIDI0≈Vt2lnN+ΔVt′---(8)]]>其中，ID表示流经第一晶体管M1和第二晶体管M2的电流，I0表示与第一晶体管M1和第二晶体管M2相关联的饱和电流，以及ΔVt′表示第一阈值电压Vt1与第二阈值电压Vt2之间的差值。例如，可以通过利用术语“Vt2+ΔVt′”来代替术语“Vt1”或利用术 语“Vt1+ΔVt′”来代替术语“Vt2”来简化上述等式(8)。以这种方式，第一电压差值(VGS1-VGS2)可以表示为(Vt1lnN+ΔVt′)。在第一阈值电压Vt1等于第二阈值电压Vt2的情况下，第一电压差值(VGS1-VGS2)可以表示为(Vt1lnN)。类似地，第三晶体管M3具有第三阈值电压Vt3，并且第四晶体管M4具有第四阈值电压Vt4。在实施例中，第三阈值电压Vt3等于第四阈值电压Vt4。此外，第三晶体管M3具有第三尺寸，而第四晶体管M4具有第四尺寸。第三晶体管M3与第四晶体管M4的第二尺寸比为1：M。因此，第二电压差值(VGS3-VGS4)可以表示为(Vt3lnM+ΔVt″)或(Vt4lnM+ΔVt″)，其中ΔVt″表示第三阈值电压Vt3与第四阈值电压Vt4之间的差值。在实施例中，第三阈值电压Vt3等于第四阈值电压Vt4，并且因此第而电压差值(VGS3-VGS4)可以表示为(Vt3lnM)或(Vt4lnM)。基于上述等式，可以以如下等式(9)来重写等式(7)中的电流I3：I3=I1-I2=(VGS1-VGS2)R1-(VGS3-VGS4)R2=Vt2lnN+ΔVt′R1-Vt4lnM+ΔVt′′R2=(Vt2lnNR1-Vt4lnMR2)+(ΔVt′R1-ΔVt′′R2)≈(Vt2lnNR1-Vt4lnMR2)+(ΔVt′-ΔVt′′)---(9)]]>可选地，可以以如下等式(10)来重写电流I3：I3=(Vt1lnNR1-Vt3lnMR2)+(ΔVt′-ΔVt′′)---(10)]]>鉴于等式(9)和(10)，可以发现，电流I3是第一尺寸比、第二尺寸比、电阻器件14A的电阻以及电阻器件14B的电阻的函数。为了使电流I3与温度变化无关或电流基本恒定，可以根据如下等式(11)来设计电路40A。VtxlnNR1=VtzlnMR2---(11)]]>其中，Vtx表示第一阈值电压Vt1和第二阈值电压Vt2中的一个，Vtz 表示与Vt1和Vt2分别对应的第三阈值电压Vt3和第四阈值电压Vt4中的一个。在一些实施例中，第一阈值电压Vt1、第二阈值电压Vt2、第三阈值电压Vt3和第四阈值电压Vt4中的至少一个与其余的不同。在一些实施例中，电路40A设计为：第一尺寸比等于第二尺寸比，电阻器件14A的电阻等于电阻器件14B的电阻，第二阈值电压Vt2等于第四阈值电压Vt4并且与第一阈值电压Vt1不同，以及第四阈值电压Vt4与第三阈值电压Vt3不同。然后，可以以如下等式(12)来表示电流I3：I3＝(ΔVt′-ΔVt″)(12)因此，电流I3是由阈值电压之间的差值确定的恒定电流并且与温度变化无关。此外，可以通过工艺来很好地控制电流I3。可以通过调整电阻器件14A和电阻器件14B的电阻来调整电流I1和I2的斜率(参考图5)。因此，如果电流I1和电流I2在温度范围内具有基本相同的斜率，那么电阻器件14A的电阻等于电阻器件14B的电阻。在一些实施例中，电路40A设计为：电阻器件14A的电阻等于电阻器件14B的电阻，第一尺寸比等于第二尺寸比，第一阈值电压Vt1与第二阈值电压Vt2不同但等于第三阈值电压Vt3，以及第三阈值电压Vt3等于第四阈值电压Vt4。然后，可以将电流I3表示为(ΔVt′)。因此，电流I3为可以通过阈值电压之间的差值来确定的恒定电流。电流I3与温度变化无关并且可以通过工艺来很好地控制。此外，如先前图1A中示出的实施例中所讨论的，由于第一晶体管M1的第一漏极D1和第二晶体管M2的第二漏极D2分别连接至放大器12A的第一输入端和第二输入端，所以通过放大器12A将第一漏极D1处的电压电平与第二漏极D2处的电压电平保持为彼此相等。通过放大器12A，减小或甚至消除由第一漏极D1和第二漏极D2之间的电压差值所导致的电流I1中的变化(如果有的话)。类似地，由于第三晶体管M3的第三漏极D3和第四晶体管M4的第四漏极D4分别连接至放大器12B的第一输入端和第二输入端，所以通过放大器12B将第三漏极D3处的电压电平与第四漏极D4处的电压电平保持为 相等。通过放大器12B，减小或甚至消除由第三漏极D3和第四漏极D4之间的电压差值所导致的电流I2中的变化(如果有的话)。由于减小或设置消除电流I1和电流I2中的变化，所以减小或甚至消除电流I3中的变化。图4B是根据一些实施例的能够生成与温度变化无关的电流I3的电路40B的示图。参考图4B，电路40B与参考图4A描述和示出的电路40A类似，除了例如电路40B包括包含第一尾电流源13A的第一PTAT生成电路46A和包含第二尾电流源13B的第二PTAT生成电路46B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图4C是根据一些实施例的能够生成与温度变化无关的电流I3的电路40C的示图。参考图4C，电路40C与参考图4A描述和示出的电路40A类似，除了第一PTAT生成电路47A的放大器12A、第一电流源18A与第二电流源19A之间的电连接和第二PTAT生成电路47B的放大器12B、第三电流源18B与第四电流源19B之间的电连接和参考图4A描述和示出的第一PTAT生成电路45A和第二PTAT生成电路45B的类似的组件之间的电连接不同。具体地，放大器12A的输出连接至电气组件16A、第一电流源18A和第二电流源19A，并且用于控制电气组件16A、第一电流源18A和第二电流源19A。类似地，放大器12B的输出连接至电气组件16B、第一电流源18A和第二电流源19A，并且用于控制电气组件16B、第一电流源18B和第二电流源19B。图4D是根据一些实施例的能够生成与温度变化无关的电流I3的电路40D的示图。参考图4D，电路40D与参考图4C描述和示出的电路40C类似，除了例如电路40D包括包含第一尾电流源13A的第一PTAT生成电路48A和包含第二尾电流源13B的第二PTAT生成电路48B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极 S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图4E是根据一些实施例的能够生成与温度变化无关的电流I3的电路40E的示图。参考图4E，电路40E与参考图4A描述和示出的电路40A类似，但是，例如，电路40E包括包含电流源43A的第一PTAT生成电路491A和包含电流源43B的第二PTAT生成电路491B。电流源43A和电气组件16A形成电流镜，因此流经电流源43A的电流与流经电气组件16A的电流相同。类似地，电流源43B和电气组件16B形成电流镜，因此流经电流源43B的电流与流经电气组件16B的电流相同。图4F是根据一些实施例的能够生成与温度变化无关的电流I3的电路40F的示图。参考图4F，电路40F与参考图4E描述和示出的电路40E类似，除了例如电路40F包括包含第一尾电流源13A的第一PTAT生成电路492A和包含第二尾电流源13B的第二PTAT生成电路492B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图4G是根据一些实施例的能够生成与温度变化无关的电流I3的电路40G的示图。参考图4G，电路40G与参考图4E描述和示出的电路40E类似，除了第一PTAT生成电路493A的放大器12A、第一电流源18A与第二电流源19A之间的电连接和第二PTAT生成电路493B的放大器12B、第三电流源18B与第四电流源19B之间的电连接和参考图4A描述和示出的第一PTAT生成电路491A和第二PTAT生成电路491B的类似的组件之间的电连接分别不同。具体地，放大器12A的输出连接至电气组件16A、第一电流源18A和第二电流源19A，并且用于控制电气组件16A、第一电流源18A和第二电流源19A。类似地，放大器12B的输出连接至电气组件 16B、第一电流源18A和第二电流源19A，并且用于控制电气组件16B、第一电流源18B和第二电流源19B。图4H是根据一些实施例的能够生成与温度变化无关的电流I3的电路40H的示图。参考图4H，电路40H与参考图4G描述和示出的电路40G类似，除了电路40H包括包含第一尾电流源13A的第一PTAT生成电路494A和包含第二尾电流源13B的第二PTAT生成电路494B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图5是示出了由图4A中示出的电路40A所提供的合成电流I3的示意图。参考图5，第一PTAT电流I1和第二PTAT电流I2是温度依赖性电流。然而，如先前参考图2所讨论的，由于电流变化相对较小，所以通过从第二PTAT电流I2中减去第一PTAT电流I1或者反之，相互抵消或显著抑制温度依赖因子。因此，电流I3与温度变化无关，并且表现为恒定电流。图6A是根据一些实施例的能够生成与温度变化无关的电流I4的电路60A的示图。参考图6A，电路60A与参考图4A描述和示出的电路40A类似，并且包括第一PTAT生成电路651A、第二PTAT生成电路651B和电阻器件64。与参考图4A描述和示出的电路45A类似的第一PTAT生成电路651A包括放大器12A、第一电流源18A、第二电流源19A、第一晶体管M1和第二晶体管M2。第一晶体管M1包括第一漏极D1、第一栅极G1和第一源极S1。第一漏极D1连接至放大器12A的第一输入端，并且通过第一电流源18A连接至电源电压VDD。第一栅极G1连接至电阻器件64的一端613，并且通过电气组件16A连接至电源电压VDD。第一源极S1连接至参考电压GND。第二晶体管M2包括第二漏极D2、第二栅极G2和第二源极S2。第二漏极D2连接至放大器12A的第二输入端，并且通过第二电流源19A连接 至电源电压VDD。第二栅极G2通过偏置电压67连接至电源电压VDD。此外，第二源极S2连接至参考电压GND，并且连接至第一晶体管M1的第一源极S1。与参考图4A描述和示出的第二PTAT生成电路45B类似的第二PTAT生成电路651B包括放大器12B、第三电流源18B、第四电流源19B、第三晶体管M3和第四晶体管M4。第三晶体管M3包括第三漏极D3、第三栅极G3和第三源极S3。第三漏极D3连接至放大器12B的第一输入端，并且通过第三电流源18B连接至电源电压VDD。第三栅极G3连接至第二晶体管M2的第二栅极G2，并且通过偏置电压67连接至电源电压VDD。第三源极S3连接至参考电压GND。偏置电压67用于偏置第二晶体管M2和第三晶体管M3。第四晶体管M4包括第四漏极D4、第四栅极G4和第四源极S4。第四漏极D4连接至放大器12B的第二输入端，并且通过第二电流源19B连接至电源电压VDD。第四栅极G4连接至电阻器件64的另一端614，并且连接至电气组件65。此外，第四源极S4连接至参考电压GND，并且连接至第三晶体管M3的第三源极S3。可以以如下等式(13)来表示与温度变化无关的电流I4：I4=(VGS1-VGS2)-(VGS3-VGS4)R---(13)]]>其中，R表示电阻器件64的电阻。基于等式(13)，由第一栅极-源极电压VGS1、第二栅极-源极电压VGS2、第三栅极-源极电压VGS3和第四栅极-源极电压VGS4来确定与温度变化无关的电流I4。可以通过调整电阻器件14A和电阻器件14B的电阻来调整电流I1和I2的斜率(参考图5)。因此，如果电流I1和电流I2在温度范围内具有基本相同的斜率，那么电阻器件14A的电阻等于电阻器件14B的电阻。通过比较，在等式(9)中，当电阻器件14A的电阻等于电阻器件14B的电阻时，等式(9)的第一行与等式(13)相同。因此，如先前参考等式(9)所讨论的，电流I4是通过阈值电压之间的差值来确定的恒定电流，并且可 以由工艺很好地控制。此外，如先前图1A中示出的实施例中所讨论的，由于第一晶体管M1的第一漏极D1和第二晶体管M2的第二漏极D2分别连接至放大器12A的第一输入端和第二输入端，所以通过放大器12A将第一漏极D1处的电压电平与第二漏极D2处的电压电平保持为彼此相等。类似地，由于第三晶体管M3的第三漏极D3和第四晶体管M4的第四漏极D4分别连接至放大器12B的第一输入端和第二输入端，所以通过放大器12B将第三漏极D3处的电压电平与第四漏极D4处的电压电平保持为彼此相等。通过放大器12A和12B，减小或甚至消除由第一漏极D1和第二漏极D2之间的电压差值所导致的和由第三漏极D3和第四漏极D4之间的电压差值所导致的电流I4中的变化。图6B是根据一些实施例的能够生成与温度变化无关的电流I4的电路60B的示图。参考图6B，电路60B与参考图6A描述和示出的电路60A类似，除了电路60B包括包含第一尾电流源13A的第一PTAT生成电路652A和包含第二尾电流源13B的第二PTAT生成电路652B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图6C是根据一些实施例的能够生成与温度变化无关的电流I4的电路60C的示图。参考图6C，电路60C与参考图4E描述和示出的电路60A类似，除了第一PTAT生成电路653A的放大器12A、第一电流源18A与第二电流源19A之间的电连接和参考图4F描述和示出的第一PTAT生成电路651A的类似的组件之间的电连接不同。具体地，放大器12A的输出连接至电气组件16A、第一电流源18A和第二电流源19A，并且用于控制电气组件16A、第一电流源18A和第二电流源19A。图6D是根据一些实施例的能够生成与温度变化无关的电流I4的电路 60D的示图。参考图6D，电路60D与参考图6C描述和示出的电路60C类似，除了例如电路60D包括包含第一尾电流源13A的第一PTAT生成电路654A和包含第二尾电流源13B的第二PTAT生成电路654B。第一尾电流源13A连接在第一晶体管M1的第一源极S1(或第二晶体管M2的第二源极S2)与参考电压GND之间。第二尾电流源13B连接在第三晶体管M3的第三源极S3(或第四晶体管M4的第四源极S4)与参考电压GND之间。第一尾电流源13A用于向第一晶体管M1和第二晶体管M2提供电流。第二尾电流源13B用于向第三晶体管M3和第四晶体管M4提供电流。图7是示出了图6A中所示的电路60A在不同工艺角下的模拟结果的示意图。具体地，在FF(快-快)角、SS(慢-慢)角和TT(典型-典型)角以及0.5伏特(V)的给定电源电压VDD下进行对电路60A的模拟。参考图7，分别表示在角FF、SS和TT下的电流的曲线ISS、IFF和ITT接近于表示理想电流的曲线Iideal。模拟结果显示由电路60A生成的电流I4是基本恒定的电流。在实施例中，在范围从-40℃至125℃的温度下进行模拟，并且25℃下的温度系数近似为70PPM/℃。在另一实施例中，在范围从-20℃至125℃的温度下进行模拟，并且25℃下的温度系数近似为50PPM/℃。根据模拟结果，角FF、SS和TT下的电流I4中的变化近似为±1.6％。一些实施例具有下文中的特征和/或优点的一个或组合。在一些实施例中，电路包括第一晶体管、第二晶体管、电阻器件和放大器。第一晶体管包括第一漏极和第一栅极。第一晶体管包括第二漏极和第二栅极。电阻器件连接在第一栅极与第二栅极之间。放大器包括连接至第一漏极的第一输入端和连接至第二漏极的第二输入端。放大器被配置为将第一漏极处的电压电平与第二漏极处的电压电平保持为彼此相等。在一些实施例中，提供了一种电路。电路包括第一电流生成电路以提供第一电流、第二电流生成电路以提供第二电流以及电流减法器。第一电流生成电路包括第一对晶体管、第一电阻器件和第一放大器。第一对晶体管包括第一晶体管和第二晶体管，第一晶体管包括第一漏极和第一栅极，并且第二晶体管包括第二漏极和第二栅极。第一电阻器件连接在第一栅极与第二栅极之间。第一放大器包括连接至第一漏极的第一输入端和连接至 第二漏极的第二输入端。第一放大器被配置为将第一漏极处的电压电平与第二漏极处的电压电平保持为彼此相等。第二电流生成电路包括第二对晶体管、第二电阻器件和第二放大器。第二对晶体管包括第三晶体管和第四晶体管，第三晶体管包括第三漏极和第三栅极，并且第四晶体管包括第四漏极和第四栅极。第二电阻器件连接在第三栅极与第四栅极之间。第二放大器包括连接至第三漏极的第一输入端和连接至第四漏极的第二输入端。第二放大器被配置为将第三漏极处的电压电平与第四漏极处的电压电平保持为彼此相等。电流减法器被配置为接收第一电流和第二电流，并且通过从第二电流中减去第一电流或从第一电流中减去第二电流来生成第三电流。在一些实施例中，提供了一种电路。电路包括第一电流生成电路、第二电流生成电路以及电阻器件。第一电流生成电路包括第一对晶体管和第一放大器。第一对晶体管包括第一晶体管和第二晶体管，第一晶体管包括第一漏极和第一栅极，并且第二晶体管包括第二漏极和第二栅极。第一放大器包括连接至第一漏极的第一输入端和连接至第二漏极的第二输入端。第一放大器被配置为将第一漏极处的电压电平与第二漏极处的电压电平保持为彼此相等。第二电流生成电路包括第二对晶体管和第二放大器。第二对晶体管包括第三晶体管和第四晶体管，第三晶体管包括第三漏极和第三栅极，并且第四晶体管包括第四漏极和第四栅极。第二放大器包括连接至第三漏极的第一输入端和连接至第四漏极的第二输入端。第二放大器被配置为将第三漏极处的电压电平与第四漏极处的电压电平保持为彼此相等。电阻器件连接在第一栅极与第四栅极之间。以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。当前第1页1 2 3