电压翻转式零点补偿电路的制作方法

本发明涉及零点/极点(zero/pole)补偿的技术领域，尤指一种电压翻转式零点补偿电路。

背景技术：

图1是一现有低压降电压稳压器(low-dropout voltage regulator)的电路图，其是例如为美国第6,710,583号专利公告所示的电路图。在图1中，一第一频率补偿电容116与电压分压器中的上部电阻(upper resistor)30平行，其中，该电压分压器是由该上部电阻30和一下部电阻(lower resistor)32所组成。第一频率补偿电容106与该电压分压器提供一零点/极点(zero/pole)对，以在高电流负载时增加电路的相位余裕(phase margin)。

虽然图1的电路可以提供一超前的零点(lead zero)，然而，当该上部电阻30与该下部电阻32的比值(R1/R2)小的时候，此时，零点(zero)与极点(pole)则相当接近，此会降低相位补偿(phase compensation)的效果。

在Chaitanya K.Chava,José Silva-Martínez,et al.等人在IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,VOL.51,NO.6,pp.1041-1050,2004所发表的“A Frequency Compensation Scheme for LDO Voltage Regulators”论文中，其提供一低压降线性稳压(low dropout voltage regulator,LDO voltage regulator)技术。图2是该论文所揭露的一跨导增益增强架构(transconductance gain enhanced structure)，其在一回授中使用一跨导运算放大器(operational transconductance amplifier,OTA)，以增强跨导(transconductance)。图3是图2的详细电路图。如图3所示，其包含一二极管连接的差动放大器310、一源极跟随器(source follower)320、以及一电流镜330。该二极管连接的差动放大器310作为一电平转换缓冲器(level-shifting buffer)，以将直流电平下移(down-shift)使输出电压应用范围增加，同时将补偿的零点/极点分离。该源极跟随器320产生与一补偿电容340相关的电流。该电流镜330产生一比例的输出电流。

图3的电路虽可提供多余的相位余裕(phase margin)，但是输出电压的电压裕量(voltage headroom)却大幅度缩小，而限制了其应用范围。

图4是另一现有低压降电压稳压器(low-dropout voltage regulator)的电路图，其是例如美国第7,746,047号专利公告所示的电路图。在图4中，其使用一电压控制电流源(voltage controlled current source,VCCS)210以将小信号电流注入节点B，并以补偿电容410来进行零点/极点(zero/pole)补偿。然而节点B上的电压Vfb需大于2×Vov，当中Vov为晶体管420、430的过驱动电压(overdrive voltage)，此限制了该电压控制电流源210的应用范围。另外其所产生的极点与补尝零点并未够分离，因此，现有零点/极点(zero/pole)补偿技术仍有改善的空间。

技术实现要素：

本发明的目的主要在于提供一电压翻转式零点补偿电路，其可提供较佳的相位补偿，以增加电路的稳定性。

依据本发明的一个方面，本发明提出一种电压翻转式零点补偿电路，其用于一输出端以进行零点/极点补偿，该电压翻转式零点补偿电路包括一电容、一放大器、一第一电流镜、以及一第二电流镜。该电容连接至该输出端，以接收该输出端的电压。该放大器连接至该电容，以将该输出端的电压放大。第一电流镜连接至该放大器(Mn1)，以将该放大器的电流放大。该第二电流镜连接至该第一电流镜，以将该第一电流镜的电流放大，其中，该第二电流镜的一第一端点经由一第一外部电阻连接至该输出端。

附图说明

图1为一现有低压降电压稳压器的电路图。

图2为一现有跨导增益增强架构。

图3为图2的详细电路图。

图4为另一现有低压降电压稳压器的电路图。

图5为本发明一种电压翻转式零点补偿电路的电路图。

图6为本发明电压翻转式零点补偿电路与现有IEEE论文的模拟示意图。

图7为本发明电压翻转式零点补偿电路的运用示意图。

图8为本发明一种电压翻转式零点补偿电路的另一电路图。

附图标记说明：

第一频率补偿电容116 上部电阻30

下部电阻32

二极管连接的差动放大器310 源极跟随器320

电流镜330 补偿电容340

电压控制电流源210 补偿电容410

节点B 晶体管420、430

电压翻转式零点补偿电路500

电容C1 放大器Mn1

第一电流镜510 第二电流镜520

第一电流源IA 第二电流源IB

第三电流源IC 偏置电压Vbias

高电位Vdd 低电位Gnd

第一NMOS晶体管Mn1 第二NMOS晶体管Mn2

第三NMOS晶体管Mn3 第一PMOS晶体管Mp1

第二NMOS晶体管Mp2 第一端点FB

第一外部电阻Rf1 第二外部电阻Rf2

放大器710 电压翻转式零点补偿电路800

电压Vout。

具体实施方式

图5为依据本发明一优选实施例的一种电压翻转式零点补偿电路500的电路图，其用于一输出端(Vout)以进行零点/极点(zero/pole)补偿。如图5所示，该电压翻转式零点补偿电路500包括一电容C1、一放大器Mn1、一第一电流镜510、一第二电流镜520、一第一电流源IA、一第二电流源IB、以及一第三电流源IC。

该电容C1连接至该输出端，以接收该输出端的电压Vout。该放大器Mn1连接至该电容C1，以将该输出端的电压Vout放大。在本优选实施例中，该放大器Mn1为一第一NMOS晶体管Mn1，该第一NMOS晶体管Mn1为共栅极(common gate)配置，以放大该输出端电压Vout。

该第一电流镜510连接至该放大器Mn1，以将该放大器Mn1的电流放大。该第一电流镜510为由一第二NMOS晶体管Mn2以及一第三NMOS晶体管Mn3所组成。该第一电流镜510的电流放大比例为1:M。通过第二NMOS晶体管Mn2的宽长比(W2/L2)以及第三NMOS晶体管Mn3的宽长比(W3/L3)即可达成，故该第一电流镜510的电流放大比例可为1:2.5(＝2:5)。在本实施例中，M可为大于0的数值，优选地可为大于1的数值，且M并不限定为整数。该第二电流镜520连接至该第一电流镜510，以将该第一电流镜510的电流放大。该第二电流镜520为由一第一PMOS晶体管Mp1和一第二NMOS晶体管Mp2所组成。该第二电流镜520的电流放大比例为1:N，N优选地可为大于1的数值，且N并不限定为整数。其中，该第二电流镜520的一第一端点FB经由一第一外部电阻Rf1连接至该输出端。

如图5所示，该第一电流源IA的一端连接至一高电位Vdd，另一端连接至该第一NMOS晶体管Mn1的漏极D、该第二NMOS晶体管Mn2的栅极G、以及该第三NMOS晶体管Mn3的栅极G。该第一NMOS晶体管Mn1的源极S连接至该电容C1的一端、及该第二NMOS晶体管Mn2的漏极D，该第一NMOS晶体管Mn1的栅极G连接至一偏置电压Vbias，该电容C1的另一端连接至输出端(Vout)。

该第二NMOS晶体管Mn2的源极S连接至一低电位Gnd，该第三NMOS晶体管Mn3的源极S连接至该低电位Gnd，其漏极D连接至该第二电流源IB的一端、该第一PMOS晶体管Mp1的漏极D、该第一PMOS晶体管Mp1的栅极G、以及该第二PMOS晶体管Mp2的栅极G，该第二电流源IB的另一端连接至该高电位Vdd。

该第一PMOS晶体管Mp1的源极S连接至该高电位Vdd。该第二PMOS晶体管Mp2的源极S连接至该高电位Vdd，其漏极D经由该第一端点FB连接至该第三电流源IC的一端、该第一外部电阻Rf1的一端、及一第二外部电阻Rf2的一端。该第三电流源IC的另一端连接至该低电位Gnd。该第一外部电阻Rf1的另一端连接至该输出端。该第二外部电阻Rf2的另一端连接至该低电位Gnd。

由图5可知，流经该第三NMOS晶体管Mn3的电流为M×IA，流经该第一PMOS晶体管Mp1的电流为M×IA-IB，流经该第二NMOS晶体管Mp2的电流为N×[M×IA-IB]，因此流经该第三电流源IC的电流为N×[M×IA-IB]。

由电路分析可知，该电压翻转式零点补偿电路500的极点由以下列公式表示：

其中，W_p为该极点，C₁为该电容的电容值，g_m1为该放大器Mn1的跨导(transconductance)，r_o1为该放大器Mn1的输出阻抗(output impedance)，g_m2为该第二NMOS晶体管Mn2的跨导。

该电压翻转式零点补偿电路500的零点由以下列公式表示：

当中，W_z为该零点，C₁为该电容的电容值，Rf1为第一外部电阻Rf1的电阻值，M为该第一电流镜的电流放大比例，N为该第二电流镜的电流放大比例。

由公式(1)和公式(2)可得知，该电压翻转式零点补偿电路500的极点与零点的比值为：

由公式(3)可知，该电压翻转式零点补偿电路500的极点与零点相距很远，不会有现有技术中零点与极点相当接近的问题，因此本发明技术具有相位补偿(phase compensation)的效果。

图6为本发明电压翻转式零点补偿电路500与IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS,VOL.51,NO.6,pp.1041-1050,2004所发表的“A Frequency Compensation Scheme for LDO Voltage Regulators”论文的模拟示意图。如图6所示，在37.96KHz频率处，本发明电压翻转式零点补偿电路500的最大补偿相位可达79.9°，而现有技术的最大补偿相位仅为8.2°，不论由公式(3)或是仿真结果，本发明电压翻转式零点补偿电路500确实可将极点与零点分离，而达相位补偿的目的，进而增加系统的稳定度。

图7为本发明电压翻转式零点补偿电路500的运用示意图，其将该电压翻转式零点补偿电路500运用于一放大器710的反馈中，以增加该放大器710的稳定度。

图8为依据本发明另一优选实施例的一种电压翻转式零点补偿电路800的电路图，其用于一输出端(Vout)以进行零点/极点(zero/pole)补偿。如图8所示，该电压翻转式零点补偿电路800包括一电容C1、一放大器Mn1、一第一电流镜510、一第二电流镜520、一第一电流源IA、一第二电流源IB、以及一第三电流源IC。

该电容C1的一端连接至该输出端，以接收该输出端的电压Vout。该第一NMOS晶体管Mn1的源极连接至该电容C1的另一端，以将该输出端的电压Vout放大。该第一电流镜510包含一第二NMOS晶体管Mn2和一第三NMOS晶体管Mn3，该第一电流镜510连接至该第一NMOS晶体管Mn1，该第二NMOS晶体管Mn2的源极连接至一低电位Gnd，该第三NMOS晶体管Mn3的源极连接至该低电位Gnd，以将该放大器Mn1的电流放大。

该第一电流源IA的一端连接至一高电位Vdd，另一端连接至该第一NMOS晶体管Mn1的漏极D、该第一NMOS晶体管Mn1的栅极G、该第二NMOS晶体管Mn2的栅极G、以及该第三NMOS晶体管Mn3的栅极G。该第二电流镜520包含一第一PMOS晶体管Mp1和一第二NMOS晶体管Mp2，该第一PMOS晶体管Mp1的源极S连接至该高电位Vdd，该第二PMOS晶体管Mp2的源极S连接至该高电位Vdd。

该第二电流源IB的一端连接至该第三NMOS晶体管Mn3的漏极D、该第一PMOS晶体管Mp1的漏极D、该第一PMOS晶体管Mp1的栅极G、及该第二PMOS晶体管Mp2的栅极G，其另一端连接至该高电位Vdd。该第三电流源IC的一端连接至该第二PMOS晶体管Mp2的漏极D、一第一外部电阻Rf1的一端、以及一第二外部电阻Rf2的一端。该第一外部电阻Rf1的另一端连接至该输出端，该第二外部电阻(Rf2)的另一端连接至该低电位Gnd。图8与图5主要的区别在于：在图5中，该第一NMOS晶体管Mn1的栅极G连接至一偏置电压Vbias，而在图8中，该第一NMOS晶体管Mn1的栅极G连接至该第一电流源IA的一端，但二者同样都可达到将极点与零点分离的功效。

由前述说明可知，相比于现有技术，本发明的电压翻转式零点补偿电路500可将极点与零点分离，且分开得很远，而达到相位补偿的目的，进而增加系统的稳定度。

上述实施例仅为了方便说明而作为示例，本发明所要求保护的范围应以本申请的权利要求为准，而非仅限于上述实施例。