一种用于气囊除冰的时序控制电路的制作方法

文档序号:11153219阅读:795来源:国知局
一种用于气囊除冰的时序控制电路的制造方法与工艺

本发明提供一种用于航空飞行器气囊除冰控制技术,属于飞机防除冰领域。具体的说,是一种基于FPGA的气囊除冰时序控制电路。



背景技术:

气囊除冰是一种机械除冰方法,其工作原理是通过安装在机翼或尾翼防护区域的除冰套充放气,积冰下的除冰套气室充气将冰撑破成颗粒,破坏了冰与表面的粘附,规律性改变局部外形致使表面冰层脱落,以空气动力或离心力除冰。这种除冰方法的设计目的是积冰后除冰而不是防止表面积冰。

现有气囊除冰系统的设计目标主要为满足中低速飞机在CCAR-25规定的最大连续结冰和最大间断结冰条件下安全使用。气囊除冰时序控制电路作为气囊除冰系统的控制模块,用于控制双通道分配阀(DDV)动作,进而对除冰套充放气,并监测除冰系统的运行状态。当监测到系统异常时,将向飞机的环控管理系统发送告警信号。

在防除冰技术领域,关于气囊除冰的时序控制尚未见报导。仅国内专利CN201610329667《一种自动式气囊除冰系统》,提供了一种自动式电加热除冰系统,主要解决目前飞机气囊除冰系统效率低的问题,但是并未对提出用于气囊除冰控制的时序电路。因此,本发明主要提供一种基于FPGA的时序控制电路,以至少解决飞机气囊除冰控制问题。



技术实现要素:

本发明的目的是:提供一种气囊除冰的时序控制电路。

本发明采用如下技术方案:

一种用于气囊除冰的时序控制电路,其特征在于,包括光电隔离模块、FPGA控制芯片,驱动电路、PROM存储器、时钟电路、通讯接口。

光电隔离模块,用于接收除冰套的压力反馈信号和机上环控系统给出的除冰控制信号,对其进行信号噪声和干扰隔离,并将隔离后的除冰控制信号以及压力反馈信号信号传递给FPGA;

FPGA控制芯片,基于SPRAM架构,接收时钟电路的时钟信号和PROM存储器的时序控制参数,对除冰控制信号以及压力反馈信号进行采样,输出相应的时序驱动信号,并传递给驱动电路;

驱动电路,根据接收的时序驱动信号,输出驱动电流给双通道分配阀,控制双通道分配阀的通/断电,双通道分配阀在通电时给除冰套提供调压/加压空气,并在断电时将相应除冰套抽真空,以保证除冰套处于放气状态,吸附于尾翼上;

PROM存储器,用于存放时序控制参数,其时序参数经由通讯接口和FPGA控制芯片存入。

时钟电路,用于对FPGA控制芯片和PROM存储器发送时钟信号,

通讯接口,用于FPGA控制芯片与上位机之间通信。

进一步地,还包括故障告警模块,用于将故障信息发送给飞机上的环控系统。

本发明的优点:本发明利用FPGA的快速性、可并行性、高精度时序可控性,能够精确控制气囊除冰套的充放气,控制方式灵活。

附图说明

图1气囊除冰时序控制电路原理框图;

图2气囊除冰时序控制电路的使用状态框图;

图3气囊除冰时序控制工作流程图。

具体实施方式

参阅附图1和2,一种用于气囊除冰的时序控制电路,其特征在于,包括光电隔离模块、FPGA控制芯片,驱动电路、PROM存储器、时钟电路、通讯接口。

光电隔离模块,用于接收除冰套的压力反馈信号和机上环控系统给出的除冰控制信号,对其进行信号噪声和干扰隔离,并将隔离后的除冰控制信号以及压力反馈信号信号传递给FPGA;

FPGA控制芯片,基于SPRAM架构,接收时钟电路的时钟信号和PROM存储器的时序控制参数,对除冰控制信号以及压力反馈信号进行采样,输出相应的时序驱动信号,并传递给驱动电路;

驱动电路,根据接收的时序驱动信号,输出驱动电流给双通道分配阀,控制双通道分配阀的通/断电,双通道分配阀在通电时给除冰套提供调压/加压空气,并在断电时将相应除冰套抽真空,以保证除冰套处于放气状态,吸附于尾翼上;

PROM存储器,用于存放时序控制参数,其时序参数经由通讯接口和FPGA控制芯片存入。

时钟电路,用于对FPGA控制芯片和PROM存储器发送时钟信号,

通讯接口,用于FPGA控制芯片与上位机之间通信。

故障告警模块,用于将故障信息发送给飞机上的环控系统。

气囊除冰控制系统由飞机驾驶舱控制面板上的开关控制,目前有关闭、手动、慢速、快速四种操作模式。其工作原理为:按照飞行员选定的工作模式(除关闭模式),控制双通道分配阀给除冰套分配气源。除冰套充气结束后,FPGA控制芯片控制双通道分配阀让除冰套内空气回流并通过喷射器排出。手动模式由飞行员手动控制双通道分配阀的开启和关闭,即直接控制双通道分配阀的通断电,进而控制除冰套充/吸气,此时除冰时序控制电路不输出时序信号。

慢/快速模式则按照设定的除冰控制律循环控制双通道分配阀工作,使除冰套循环充、放气。双通道分配阀会按慢速或快速模式的时序控制两个通道的开启和关闭,来对相应的除冰套充气和抽气。除冰时序控制还向控制面板发出系统故障信号,即控制失效和除冰失效。

参阅图3,本发明所述的基于FPGA的时序控制工作流程是:系统上电后,FPGA控制芯片首先加载程序,即将存入在PROM存储器的数据读取到FPGA控制芯片中,程序加载完成后,FPGA控制芯片开始工作;下一步实时采样除冰控制信号和压力反馈信号,根据机上环控系统给出的除冰控制信号,输出相应的时序驱动信号给驱动电路,控制双通道分配阀的通断电,进而控制除冰套的充/吸气。若输入的工作模式为“手动/关闭”,不输出时序驱动信号,但仍需采样由除冰套传递给压力报警开关的压力反馈信号,若采样到压力反馈信号由FPGA判断为故障,则输出相应的故障告警。若输入工作模式为“快速/慢速”,则输出时序信号,除冰时若采样到的除冰控制信号由FPGA控制芯片判断为故障(如同时采样到“快速”和“慢速”两种工作模式),则立即停止除冰至本周期结束,并输出相应的故障告警。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1