1.一种双通道旋转变压器轴角解码电路，其特征在于，包括FPGA单元、通讯接口电路、模拟电路单元，电源管理单元和双通道旋转变压器，模拟电路单元包括有源晶振、旋变数字转换器A、旋变数字转换器B和激励信号缓冲单元A、激励信号缓冲单元B，其中旋变数字转换器A、旋变数字转换器B分别连接激励信号缓冲单元A、激励信号缓冲单元B，激励信号缓冲单元A、激励信号缓冲单元B分别连接双通道旋转变压器的粗码盘、精码盘，双通道旋转变压器的粗码盘、精码盘分别连接旋变数字转换器A、旋变数字转换器B，旋变数字转换器A、旋变数字转换器B连接FPGA单元，FPGA单元连接通讯接口电路，通讯接口电路与上位机相连，电源管理单元与通讯接口电路、FPGA单元、模拟电路单元相连。
2.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于所述FPGA单元输出的角位置信号连接至通讯接口电路，FPGA单元由软件进行粗、精通道解码输出信号误差补偿和数据组合，再在FPGA中对误差补偿后的二进制角度值，通过分段查表转换为以度分秒显示的角位置信息，通过通讯接口电路发送到上位机，通讯接口电路输出信号为RS422形式。
3.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于所述FPGA输出的两路控制信号分别连接至旋变数字转换器A、旋变数字转换器B，FPGA的数据接口SCLKA、SDIA、SDOA和SCLKB、SDIB、SDOB分别连接至旋变数字转换器A的数据串行口SCLKA、SDIA、SDOA和旋变数字转换器B的数据串行口SCLKB、SDIB、SDOB。
4.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于所述旋变数字转换器A、旋变数字转换器B的控制信号连接至FPGA，FPGA的数据接口SCLKA、SDIA、SDOA、SCLKB、SDIB、SDOB直接与旋变数字转换器A的数据接口SCLKA、SDIA、SDOA和旋变数字转换器B的数据接口SCLKB、SDIB、SDOB连接，旋变数字转换器A、旋变数字转换器B输出的激励信号分别连接至激励信号缓冲单元A、激励信号缓冲单元B。
5.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于所述旋变数字转换器A、旋变数字转换器B的时钟输入端连接至外部有源晶振输出端，旋变数字转换器A、旋变数字转换器B共用同一外部有源晶振，外部晶振频率为8.192MHz。
6.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于所述激励信号缓冲单元A、激励信号缓冲单元B的输入端分别与旋变数字转换器A、旋变数字转换器B输出的激励信号和参考电压信号连接，经过激励信号缓冲单元A、激励信号缓冲单元B后分别与双通道旋转变压器的粗码盘、精码盘连接，双通道旋转变压器粗码盘、精码盘的输出信号分别连接至旋变数字转换器A、旋变数字转换器B。
7.根据权利要求1所述的双通道旋转变压器轴角解码电路，其特征在于电源管理单元与通讯接口电路、FPGA单元、模拟电路单元中的有源晶振、旋转数字转换器和激励信号缓冲单元连接。
8.根据权利要求1、2、3、4、5、6、7中任意项所述的双通道旋转变压器轴角解码电路，其特征在于所述的旋变数字转换器的参考点电压信号与激励缓冲单元连接，激励信号缓冲单元由运算放大器AD8397组成，运算放大器的输出端连接旋转变压器的激励信号输入端，运算放大器负输入端通过电阻连接运放的输出端，旋变数字转换器输出的激励信号通过电阻连接运算放大器的正输入端，同时运算放大器的正、负输入端通过电阻连接地，旋变数字转换器输出的参考电压信号通过电阻连接运算放大器正、负输入端，其中运算放大器为单端+12V供电，运算放大器的作用是调节激励信号幅值，电阻值根据旋转变压器需要的激励信号幅值大小而定。