输出电路的制作方法

文档序号:11250351
输出电路的制造方法与工艺

本发明关于输出电路,特别关于利用低电压信号对与高电压连接的MOS晶体管进行导通截止控制并生成输出信号的输出电路。



背景技术:

生成驱动在数十V的高电压下进行动作的负载的输出信号的输出电路,例如,构成为利用低电压信号对与高电压连接的MOS晶体管进行导通截止控制,从该MOS晶体管得到高电压的输出信号。

作为这样的输出电路的例子,在图6中示出现有的输出电路600的电路图。

现有的输出电路600具备:电源端子601、接地端子602、输入端子615、NMOS晶体管616、电阻611、613、齐纳二极管610、PMOS晶体管612以及输出端子614。

PMOS晶体管612的源极与电源端子601连接,漏极与输出端子614连接。电阻611的一端与电源端子601连接。齐纳二极管610的负极与电源端子601连接,正极与电阻611的另一端和PMOS晶体管612的栅极连接。电阻613的一端与齐纳二极管610的正极连接。NMOS晶体管616的栅极与输入端子615连接,源极与接地端子602连接,漏极与电阻613的另一端连接。

在这样的现有的输出电路600中,NMOS晶体管616根据向输入端子615输入的低电压的输入信号IN进行导通截止动作,由此PMOS晶体管612被驱动,向输出端子614输出输出信号。

若作为第1状态假定NMOS晶体管616导通的情况,则有电流流过齐纳二极管610和电阻613和电阻611,PMOS晶体管612的栅极电压VGATE因齐纳二极管610的击穿电压Vz而被钳位(clamp)。即,PMOS晶体管612的栅极电压VGATE成为从高电压即电源端子601的电压VDD低齐纳二极管610的击穿电压Vz的量的电压。因而,PMOS晶体管612能够导通,而栅极-源极间电压不会超过耐压。此外,电阻613是为限制齐纳二极管610的电流所需要的电阻。

若作为第2状态假定NMOS晶体管616截止的情况,则PMOS晶体管612因电阻611而栅极电压VGATE上拉到电源端子601的电压VDD,成为截止状态。

这样,依据现有的输出电路600,PMOS晶体管612的栅极-源极间电压不会超过其耐压,能够响应输入端子615的信号而对PMOS晶体管612进行切换(switching),从输出端子614得到输出(例如,参照专利文献1)。

【现有技术文献】

【专利文献】

【专利文献1】日本特开平8-139588号公报。



技术实现要素:

【发明要解决的课题】

然而,在如上述的现有的输出电路600中,存在难以使PMOS晶体管612的切换动作高速进行这一课题。

该原因在于:由于是在使PMOS晶体管612导通截止时,经由电阻613、电阻611进行PMOS晶体管612的栅极-源极间电容的充放电的构成,所以充放电会需要较长的时间。

图7示出现有的输出电路600的输入信号IN和PMOS晶体管612的栅极电压VGATE的波形。设输入信号IN的最大值为5V、最小值为0V。在时刻t0若输入信号IN上升,则PMOS晶体管612的栅极-源极间电容经由电阻613被充电。电压VGATE如图7所示减少而最终由齐纳二极管610的击穿电压Vz钳位,收敛到VDD-Vz。该充电时间与电阻613的大小成比例,因此根据该电阻的大小而程度不同,但是直至如图示那样收敛为止需要相当的时间。

因此,从输入信号IN上升的时刻t0到电压VGATE成为稳定值的时刻t1为止的充电时间变长,切换动作迟缓。

另一方面,在时刻t2若输入信号IN下降,则PMOS晶体管612的栅极-源极间电容经由电阻611放电。电压VGATE如图7所示增加而最终收敛到电压VDD。该放电时间与电阻611的电阻值成比例,因此根据该电阻值的大小而程度不同,但是直至如图示那样收敛为止需要相当的时间。

因而,从输入信号IN下降的时刻t2到电压VGATE成为稳定值的时刻t3为止的放电时间变长,切换动作迟缓。

本发明为解决如以上的课题而成,提供能够进行高速的切换动作的输出电路。

【用于解决课题的方案】

本发明的输出电路的特征在于具备:第1电源端子和第2电源端子;输出端子;控制电压生成电路,在所述第1电源端子与所述第2电源端子之间连接,生成控制电压;第1导电型的第1MOS晶体管,栅极被输入所述控制电压,以源极的电压不会成为第1既定电压以下的方式进行钳位;第1导电型的第2MOS晶体管,栅极被输入第1输入信号,源极与所述第1电源端子连接,漏极与所述第1MOS晶体管的源极连接;第2导电型的第3MOS晶体管,栅极被输入第2输入信号,源极与所述第2电源端子连接,漏极与所述第1MOS晶体管的漏极连接;以及第1导电型的第4MOS晶体管,源极与所述第1电源端子连接,栅极与所述第1MOS晶体管的源极连接,漏极与所述输出端子连接,所述第1导电型的第4MOS晶体管被所述第1输入信号及所述第2输入信号驱动而向所述输出端子输出输出信号,所述控制电压生成电路吸收因所述第1输入信号和所述第2输入信号发生变化而产生的所述控制电压的变动,将所述控制电压保持在第2既定电压。

【发明效果】

依据本发明的输出电路,通过第1MOS晶体管对第4MOS晶体管的栅极电压进行钳位,进而,在向第1MOS晶体管的栅极输入的控制电压产生变动的情况下,控制电压生成电路吸收该变动,因此第1MOS晶体管的栅极电压被保持在稳定的电压。而且,第4MOS晶体管的栅极被第2及第3MOS晶体管驱动,因此能够设为在对第4MOS晶体管的栅极-源极间电容进行充放电的路径不使用电阻的结构,由此,能够得到稳定且高速的切换动作。

附图说明

【图1】是示出本发明的实施方式的输出电路的电路图。

【图2】是示出本发明的实施方式的输出电路的电路图,是示出图1的控制电压生成电路的第1例的图。

【图3】是示出图2的输出电路的各节点的波形的图。

【图4】是示出本发明的实施方式的输出电路的电路图,是示出图1的控制电压生成电路的第2例的图。

【图5】是示出本发明的实施方式的输出电路的电路图,是示出图1的控制电压生成电路的第3例的图。

【图6】是现有的输出电路的电路图。

【图7】是示出图6的输出电路的输入信号IN和PMOS晶体管的栅极电压的波形的图。

具体实施方式

以下,参照附图,对本发明的实施方式进行说明。

图1是本发明的实施方式的输出电路100的电路图。

本实施方式的输出电路100具备:电源端子(也称为“第1电源端子”)101、接地端子102(也称为“第2电源端子”)、第1输入端子111、第2输入端子112、PMOS晶体管121、122、124、NMOS晶体管123、输出端子130以及控制电压生成电路20。

PMOS晶体管124的源极与电源端子101连接,漏极与输出端子130连接。PMOS晶体管122的源极与电源端子101连接,栅极与第1输入端子111连接。PMOS晶体管121的源极与PMOS晶体管122的漏极和PMOS晶体管124的栅极连接。NMOS晶体管123的源极与接地端子102连接,栅极与第2输入端子112连接,漏极与PMOS晶体管121的漏极连接。

控制电压生成电路20连接在电源端子101与接地端子102之间,将输出电压作为控制电压Vy而向PMOS晶体管121的栅极供给。

关于如上述构成的输出电路100,首先,以下说明其动作的概略。

当第1输入信号IN1和第2输入信号IN2分别从低电平向高电平变化时,即PMOS晶体管122从导通向截止变化,并且NMOS晶体管123从截止向导通变化时,NMOS晶体管123经由PMOS晶体管121而对PMOS晶体管124的栅极-源极间电容进行充电,因此电压VGATE减少。该减少造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20的输出。即,控制电压Vy要向减少的方向变动。此时,控制电压生成电路20吸收这样的变动,以使控制电压Vy增加而返回既定电压的方式进行动作。

另外,当第1输入信号IN1和第2输入信号IN2分别从高电平向低电平变化时,即PMOS晶体管122从截止向导通变化,并且NMOS晶体管123从导通向截止变化时,PMOS晶体管122使PMOS晶体管124的栅极-源极间电容放电,因此电压VGATE增加。该增加造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20的输出。即,控制电压Vy要向增加的方向变动。此时,控制电压生成电路20吸收这样的变动,以使控制电压Vy减少而返回既定电压的方式进行动作。

这样,控制电压生成电路20吸收因第1输入信号IN1和第2输入信号IN2发生变化而产生的控制电压Vy的变动,以将控制电压Vy保持在既定电压的方式发挥功能。

以下,利用图2~图5,对本实施方式的输出电路100中的控制电压生成电路20的具体的电路构成例及其动作进行说明。在图2、图4及图5中,分别作为控制电压生成电路20的第1例示出控制电压生成电路20a、作为第2例示出控制电压生成电路20b、作为第3例示出控制电压生成电路20c。

首先,对具备控制电压生成电路20的第1例即控制电压生成电路20a的输出电路100进行说明。

图2的输出电路100中,关于控制电压生成电路20a以外的部分,与图1所示的输出电路100是同样的,因此省略其说明。

如图2所示,第1例的控制电压生成电路20a具备:电阻211、恒流源212、电容221、NMOS晶体管222、电阻223以及PMOS晶体管224。

电阻211和恒流源212在电源端子101与接地端子102之间串联连接,NMOS晶体管222和PMOS晶体管224也在电源端子101与接地端子102之间串联连接。

电容221的一端与电源端子101连接,另一端与NMOS晶体管222的栅极连接。电阻223的一端与电阻211和恒流源212的连接点、NMOS晶体管222的栅极及PMOS晶体管224的栅极连接,另一端与NMOS晶体管222和PMOS晶体管224的连接点连接。

在此,电容221、NMOS晶体管222、电阻223及PMOS晶体管224构成控制电压生成电路20a的输出级20ao。该输出级20ao接受电阻211和恒流源212的连接点的电压Vx,从NMOS晶体管222和PMOS晶体管224的连接点输出控制电压Vy。

接着,对具备如上述的控制电压生成电路20a的输出电路100的动作进行说明。

在此为了说明,设电阻211的电阻值为R1、恒流源212的电流值为I1、电源端子101的电压为VDD。

作为第1状态,假定向输入端子111输入电压VDD-5V作为第1输入信号IN1,向输入端子112输入0V作为第2输入信号IN2的情况,对输出电路100的动作进行描述。

此时PMOS晶体管122导通,NMOS晶体管123截止,因此PMOS晶体管124的栅极电压VGATE与电源电压VDD相等,PMOS晶体管124截止。另外,通过电阻211和恒流源212的串联连接,其连接点的电压Vx由下式(1)表示。

此外,控制电压生成电路20a的输出级20ao由高输入阻抗且低输出阻抗构成,以使输入输出电压相等的方式动作,因此输出电压(控制电压)Vy和电压Vx相等。

作为第2状态,假定向输入端子111输入电压VDD作为第1输入信号IN1,向输入端子112输入5V作为第2输入信号IN2的情况,对输出电路100的动作进行描述。

此时PMOS晶体管122截止,NMOS晶体管123导通。另外,电压Vx、电压Vy与上述第1状态相等。在该状态下,PMOS晶体管124的栅极-源极间电容和PMOS晶体管121和NMOS晶体管123的串联路径上流过电流,PMOS晶体管124的栅极电压VGATE被PMOS晶体管121钳位,由下式(2)表示。

在此,|VTHP|是PMOS晶体管121的阈值电压的绝对值。假设VDD=20V、I1*R1=6V、|VTHP|=1V,则成为VGATE=15V,PMOS晶体管124的栅极-源极间电压的绝对值限制在5V。

作为第3状态,对从第1状态向第2状态迁移的区域的输出电路100的动作进行描述。

若输入端子111及输入端子112的电压从第1状态向第2状态迁移,则PMOS晶体管122截止,NMOS晶体管123导通。NMOS晶体管123经由PMOS晶体管121对PMOS晶体管124的栅极-源极间电容进行充电,因此电压VGATE减少。

该减少造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20a的输出。另外,为了实现高速的切换动作,需要增大钳位元件即PMOS晶体管121的栅极宽度而减少其导通电阻,但是作为其副作用,PMOS晶体管121的栅极-源极间电容增加,传递到控制电压生成电路20a的输出的变动会变得更大。

然而,该变动在控制电压生成电路20a内的输出级20ao中,在电阻223和电容221的路径传递,由于电阻223和电容221构成低通滤波器,所以电压Vx不会变化。另一方面,因为该变动而电压Vy发生变化,但是,若电压Vy减少而NMOS晶体管222的栅极-源极间电压超过其阈值,则NMOS晶体管222导通,以抑制电压Vy的减少的方式动作。此时在电压Vx和电压Vy产生NMOS晶体管222的阈值的量的电位差,但是可以认为两电位大致相等。

这样,控制电压生成电路20a内的输出级20ao承担吸收该变动的作用,是为实现高速的切换动作所需要的。假设删除输出级20ao,对PMOS晶体管121的栅极直接施加电压Vx,则电压Vx较大地变动而PMOS晶体管121的钳位动作会变得不稳定,有可能产生超过PMOS晶体管124的栅极-源极间耐压的电压。

作为第4状态,对从第2状态向第1状态迁移的区域的输出电路100的动作进行描述。若输入端子111及输入端子112的电压从第2状态向第1状态迁移,则PMOS晶体管122导通,NMOS晶体管123截止。PMOS晶体管122使PMOS晶体管124的栅极-源极间电容放电,因此电压VGATE增加。该增加造成的变动与第3状态同样,经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20a的输出。因为该变动而电压Vy会发生变化,但是,若电压Vy增加而PMOS晶体管224的栅极-源极间电压超过其阈值,则PMOS晶体管224导通,以抑制电压Vy的增加的方式动作。

这样,控制电压生成电路20a内的输出级20ao吸收电压Vy的变动,由此,能够进行高速的切换动作。

如以上那样处理,具备控制电压生成电路20a的输出电路100,能够响应输入端子111、112的信号IN1、IN2而高速地驱动PMOS晶体管124。

图3示出图2所示的本实施方式的输出电路100的输入端子111的信号IN1、输入端子112的信号IN2、及电压VGATE的波形。在此,设信号IN1的最大值为VDD、最小值为VDD-5V、信号IN2的最大值为5V、最小值为0V。

在时刻t0若信号IN1、IN2上升,则输出电路100如上述进行动作,因此电压VGATE直至成为第1状态中说明的稳定值的时刻t1为止的波形的倾斜度,与图7所示的现有的输出电路600的电压VGATE的波形相比变得陡峭。另外,在时刻t2,信号IN1、IN2下降时也同样,电压VGATE直至成为第2状态中说明的稳定值的时刻t3为止的波形的倾斜度,与图7所示的现有的输出电路600的电压VGATE的波形相比变得陡峭。即,本实施方式的输出电路100能够比现有的输出电路600更高速地进行切换动作。

这样,依据本实施方式,通过设为在使PMOS晶体管124的栅极-源极间电容充放电的路径上不使用电阻的结构,并且设为降低输出级20ao的输出阻抗而吸收控制电压Vy的变动的结构,从而能够得到高速的切换动作。

接着,对具备控制电压生成电路20的第2例即控制电压生成电路20b的输出电路100进行说明。

在图4的输出电路100中,关于控制电压生成电路20b以外的部分,与图1所示的输出电路100是同样的,所以省略其说明。进而,对于与图2所示的控制电压生成电路20的第1例即控制电压生成电路20a相同的结构要素标注相同标号,并适当省略重复的说明。

如图4所示,第2例的控制电压生成电路20b具备:电阻311、312、313、恒流源212、电容221、NMOS晶体管322、电阻223以及PMOS晶体管324。

控制电压生成电路20b与图2所示的控制电压生成电路20a的不同点如下。

代替控制电压生成电路20a中的电阻211,在电源端子101与恒流源212之间设置串联连接的电阻311、312、313。而且,电阻312和313的连接点与电阻223的一端连接,电阻311和312的连接点与NMOS晶体管322的栅极连接,电阻313和恒流源212的连接点与PMOS晶体管324的栅极连接。

在此,电容221、NMOS晶体管322、电阻223及PMOS晶体管324构成控制电压生成电路20b的输出级20bo。

对具备这样的控制电压生成电路20b的输出电路100的动作进行说明。特别是,对与具备图2所示的控制电压生成电路20a的输出电路100的不同点进行描述。

关于控制电压生成电路20b,恒流源212的电流I1供给串联连接的电阻311、312、313,在电阻311和312的连接点生成电压Va,在电阻312和313的连接点生成电压Vx,在电阻313和恒流源212的连接点生成电压Vb。

如果以电阻311、312的电阻值之和成为R1的方式进行设定,则电压Vx成为与上述数学式(1)相等的值。电压Va向NMOS晶体管322的栅极供给。

在此,作为一个例子,以电压Va与电压Vx的电位差不会超过NMOS晶体管322的阈值的方式选择电压Va,以电压Vb与电压Vx的电位差不会超过PMOS晶体管324的阈值的方式选择电压Vb。

对于具备图2所示的控制电压生成电路20a的输出电路100的动作中的第1状态及第2状态,即便在本例中也是同样的,所以对不同的第3状态及第4状态进行说明。

作为第3状态,电压VGATE的减少造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20b的输出的情形与前述同样。该减少造成的变动在电阻223和电容221的路径传递,但由于电阻223和电容221构成低通滤波器,所以电压Vx、Va、Vb不会变化,而电压Vy发生变化。若电压Vy减少而电压Va与电压Vy的电位差超过NMOS晶体管322的阈值,则NMOS晶体管322导通而以抑制电压Vy的减少的方式进行动作。在本例的控制电压生成电路20b中,在NMOS晶体管322的栅极-源极间预先施加电压Va与电压Vx的电位差。因而,能够在电压Vy的减少幅度较少的状态下使NMOS晶体管322导通,控制电压生成电路20b的输出级20bo的抑制输出电压Vy减少的方向的变动的效果比控制电压生成电路20a的输出级20ao还高。

作为第4状态,电压VGATE的增加造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20b的输出的情形与前述同样。该增加造成的变动在电阻223和电容221的路径传递,但由于电阻223和电容221构成低通滤波器,所以电压Vx、Va、Vb不会变化,而电压Vy发生变化。若电压Vy增加而电压Vb和电压Vy的电位差超过PMOS晶体管324的阈值,则PMOS晶体管324导通而以抑制电压Vy的增加的方式进行动作。在本例的控制电压生成电路20b中,在PMOS晶体管324的栅极-源极间预先施加电压Vb与电压Vx的电位差。因而,能够在电压Vy的增加幅度较少的状态下使PMOS晶体管324导通,控制电压生成电路20b的输出级20bo的抑制输出电压Vy增加的方向的变动的效果比控制电压生成电路20a的输出级20ao还高。

这样,控制电压生成电路20b由于输出级20bo的输出为低阻抗,所以能够抑制电压Vy的变动。因而,与第1例的控制电压生成电路20a同样,输出电路100能够实现高速的切换动作。

接着,对具备控制电压生成电路20的第3例即控制电压生成电路20c的输出电路100进行说明。

在图5的输出电路100中,关于控制电压生成电路20c以外的部分,与图1所示的输出电路100是同样的,因此省略其说明。进而,对于与图2所示的控制电压生成电路20的第1例即控制电压生成电路20a相同的结构要素标注相同标号,并适当省略重复的说明。

如图5所示,第3例的控制电压生成电路20c具备:电阻411、NMOS晶体管412、PMOS晶体管413、恒流源212、NMOS晶体管422以及PMOS晶体管424。

控制电压生成电路20c与图2所示的控制电压生成电路20a的不同点如下。

代替控制电压生成电路20a中的电阻211,设置在电源端子101与恒流源212之间串联连接的电阻411、栅极和漏极共同连接的NMOS晶体管412、及栅极和漏极共同连接的PMOS晶体管413。而且,NMOS晶体管412的栅极与NMOS晶体管422的栅极连接,PMOS晶体管413的栅极与PMOS晶体管424的栅极连接。

在此,NMOS晶体管422和PMOS晶体管424构成控制电压生成电路20c的输出级20co。

对具备这样的控制电压生成电路20c的输出电路100的动作进行说明。特别是,对与具备图2所示的控制电压生成电路20a的输出电路100的不同点进行描述。

关于控制电压生成电路20c,恒流源212的电流I1供给串联连接的电阻411、NMOS晶体管412、PMOS晶体管413,在NMOS晶体管422的栅极生成电压Vc,在PMOS晶体管424的栅极生成电压Vd。另外,从NMOS晶体管422和PMOS晶体管424的连接点输出输出电压(控制电压)Vy。

电压Vc若将电阻411的电阻值设为R2则由式(3)表示,电压Vc被供给NMOS晶体管422的栅极。

电压Vd由式(4)表示,向PMOS晶体管424的栅极供给。

在此,将NMOS晶体管412的栅极-源极间电压的绝对值设为|VGSN|、将PMOS晶体管413的栅极-源极间电压的绝对值设为|VGSP|。

NMOS晶体管412和PMOS晶体管413的连接点的电压Vx’由式(5)表示。

为了使说明简单,设为调整电阻411的电阻值R2,使得电压Vx’与在具备控制电压生成电路20a的输出电路100的说明中描述的电压Vx相等。若假设NMOS晶体管412、422的尺寸相等、PMOS晶体管413、424的尺寸相等,则各对由相同的栅极-源极间电压偏置而流过相等的电流,另外电压Vx’变得与电压Vy相等。

关于具备图2所示的控制电压生成电路20a的输出电路100的动作中的第1状态及第2状态,在本例中也是同样的,所以对不同的第3状态及第4状态进行说明。

作为第3状态,电压VGATE的减少造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20c的输出的情形与前述同样。若电压Vy减少,则NMOS晶体管422的栅极-源极间电压的绝对值进一步变大,NMOS晶体管422的漏极电流增加而以抑制电压Vy的减少的方式进行动作。在具备本例的控制电压生成电路20c的输出电路100中,NMOS晶体管422的栅极-源极间电压预先被施加电压Vc与电压Vx’的电位差。因而,能够在电压Vy的减少幅度较少的状态下增加NMOS晶体管422的漏极电流。即,控制电压生成电路20c抑制输出电压Vy减少的方向的变动的效果变高。

作为第4状态,电压VGATE的增加造成的变动经由PMOS晶体管121的栅极-源极间电容而到达控制电压生成电路20c的输出的情形与前述同样。若电压Vy增加,则PMOS晶体管424的栅极-源极间电压的绝对值会进一步变大,PMOS晶体管424的漏极电流增加而以抑制电压Vy的增加的方式进行动作。在具备本例的控制电压生成电路20c的输出电路100中,PMOS晶体管424的栅极-源极间电压预先被施加电压Vd与电压Vx’的电位差。因而,能够在电压Vy的增加幅度较少的状态下增加PMOS晶体管424的漏极电流。即,控制电压生成电路20c抑制输出电压Vy增加的方向的变动的效果变高。

这样,本例的控制电压生成电路20c的输出级20co的输出也为低阻抗,所以能够抑制电压Vy的变动。因而,与第1例的控制电压生成电路20a同样,输出电路100能够实现高速的切换动作。

以上,对本发明的实施方式进行了说明,但是本发明并不局限于上述实施方式,在不脱离本发明的宗旨的范围内能够进行各种各样的变更这一点无需赘述。

例如,在上述实施方式中,说明了作为与输出端子130连接的晶体管利用MOS晶体管的例子,但是也可以使用双极晶体管等。另外,在上述实施方式中,也能够使用使PMOS晶体管和NMOS晶体管的极性反转的电路结构。

另外,在上述实施方式中,为了生成电压Vx(Vx’)而使用了电阻、NMOS晶体管、PMOS晶体管,但是使用二极管或齐纳二极管也可,只要能够生成既定恒压就不限定其构成。

标号说明

100 输出电路;101 电源端子(第1电源端子);102 接地端子(第2电源端子);111 第1输入端子;112 第2输入端子;130 输出端子;20、20a、20b、20c 控制电压生成电路;20ao、20bo、20co 控制电压生成电路的输出级。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1