信号生成装置及稳压器的输出电压的控制方法与流程

本发明涉及信号生成装置及稳压器的输出电压的控制方法。

背景技术：

近年来，逐渐使用具有高频(例如，ghz)带的数据传输速率那样的高速通信。为避免通信质量的降低，需要在实现这样的高速通信的发送器等中抑制抖动(jitter)。

抖动一般是由于向发送器等输出信号的信号生成装置中所使用的稳压器的输出电压的波动而产生的，因此，在信号生成装置中，需要抑制所使用的稳压器的输出电压的波动。

作为抑制电压波动的技术，例如下述专利文献1公开了对电流源设置补偿式电流单元的构成。上述补偿式电流单元包括：配置成分别基于第一输入信号和第二输入信号来使输入电流在第一输出和第二输出之间切换的第一开关晶体管和第二开关晶体管；为了提供连接到所述第二输出的第一补偿式电流而与所述第一输入信号连接的第一补偿式晶体管；以及为了提供连接到所述第一输出的第二补偿式电流而与所述第二输入信号连接的第二补偿式晶体管，该第一补偿式晶体管和第二补偿式晶体管具有相互连接的源极端子。

另外，例如下述专利文献2公开了具备补偿电压生成电路和补偿单元的构成。该补偿电压生成电路为了减小串联连接的奇数个模拟式的反相放大电路的输出电压误差，而生成与所述反相放大电路的刷新时在所述模拟式的反相放大电路的输出产生的刷新电压为相同电压的补偿电压，该补偿单元利用所述补偿电压来补偿一个所述反相放大电路的输出。

现有技术文献

专利文献

专利文献1：日本特开2014-513908号公报

专利文献2：日本特开平11-355113号公报

技术实现要素：

技术问题

在上述的信号生成装置中，根据向发送器等输出的信号的逻辑变化的频率，所使用的稳压器的负载随时间而变化，该稳压器的输出电压产生波动。即，上述信号生成装置中稳压器的输出电压的波动量随时间而变化。

另一方面，专利文献1和2所公开的构成并未补偿如上所述的波动量随时间而变化的电压。因此，专利文献1和2所公开的构成无法对信号生成装置中所使用的稳压器的输出电压的波动进行抑制。

因此，本发明的目的在于提供一种能够抑制所使用的稳压器的输出电压的波动的信号生成装置及稳压器的输出电压的波动抑制方法。

技术方案

用于解决上述课题的本发明构成为包括以下所示的技术特征或者发明具体事项。

即，根据一个观点的本发明是一种将基于伴随有逻辑变化的预定的图案的信号输出到预定的外部装置的信号生成装置。所述信号生成装置具备：输出驱动器，其将基于所述逻辑变化的频率不同的至少2个测试图案的各个信号分别输出到所述预定的外部装置；稳压器，其向所述输出驱动器提供电源；以及电流补偿电路，其生成补偿电流。所述信号生成装置针对每个所述测试图案测定所述稳压器的输出电压，以使该测定的输出电压之间的差値为判定基准值以下的方式调整所述补偿电流的值。

在此，可选地，所述信号生成装置还具备基于所述差値来确定电流代码的值的控制电路。所述电流补偿电路可针对每个所述测试图案生成电流控制信号，并通过使该电流控制信号根据所述电流代码的值而改变，来调整所述补偿电流的值。

另外，可选地，所述信号生成装置还具备：低通滤波器，其求出所述输出驱动器在针对每个所述测试图案，输出基于所述测试图案的信号的期间内的所述稳压器的输出电压的平均值；以及比较电路，其通过求出2个所述平均值的差来计算出所述差値，并将所述差値和所述判定基准值进行比较，所述控制电路在通过所述比较电路比较出所述差値大于所述判定基准值时，改变所述电流代码的值。

此外，可选地，所述信号生成装置还具备使所述测试图案延迟预定数量的时钟而生成延迟测试图案的延迟电路，所述电流补偿电路基于所述测试图案和所述延迟测试图案，来生成所述电流控制信号，所述输出驱动器基于所述测试图案和所述延迟测试图案，来生成输出到所述预定的外部装置的信号。

另外，可选地，所述电流补偿电路通过求出所述测试图案与所述延迟测试图案的异或非来生成所述电流控制信号。

此外，可选地，所述信号生成装置还具备使所述测试图案延迟预定数量的时钟而生成延迟测试图案的延迟电路，所述延迟电路生成延迟时钟数量不同的多个所述延迟测试图案，所述电流补偿电路基于所述测试图案和多个所述延迟测试图案，来生成所述电流控制信号，所述输出驱动器基于所述测试图案和所述延迟测试图案，来生成输出到所述预定的外部装置的信号。

另外，可选地，所述信号生成装置还具备使所述测试图案延迟预定数量的时钟而生成延迟测试图案的迟延电路，所述电流补偿电路基于所述测试图案、所述延迟测试图案以及任意地进行逻辑变化的任意图案，来生成所述电流控制信号，所述输出驱动器基于所述测试图案和所述延迟测试图案，来生成输出到所述预定的外部装置的信号。

此外，可选地，所述信号生成装置还具备调整所述输出驱动器和所述电流补偿电路分别接收的所述测试图案以及所述延迟测试图案的延迟量的延迟调整电路，所述延迟调整电路以校正所述输出驱动器和所述电流补偿电路的内部处理速度的差异的方式调整所述测试图案以及所述延迟测试图案的延迟量。

此外，根据另一个观点的本发明是一种将基于伴随有逻辑变化的预定的图案的信号输出到预定的外部装置的信号生成装置。所述信号生成装置具备：输出驱动器，其将基于测试图案的信号输出到所述预定的外部装置；稳压器，其向所述输出驱动器提供电源；以及电流补偿电路，其生成补偿电流。所述信号生成装置测定所述稳压器的输出电压，并以使该测定的输出电压的值与预定的参考电压的值之间的差値为判定基准值以下的方式调整所述补偿电流的值。

此外，根据另一个观点的本发明是一种在将基于伴随有逻辑变化的预定的图案的信号从输出驱动器输出到预定的外部装置的信号生成装置中，向所述输出驱动器提供电源的稳压器的输出电压的控制方法。所述控制方法包括：将基于所述逻辑变化的频率不同的至少2个测试图案的各个信号分别从所述输出驱动器输出到所述预定的外部装置的步骤；针对每个所述测试图案计算出所述稳压器的输出电压的步骤；以及以使计算出的所述输出电压之间的差値为判定基准值以下的方式调整通过电流补偿电路生成的补偿电流的值的步骤。

技术效果

根据本发明的信号生成装置及稳压器的输出电压的控制方法，能够抑制稳压器的输出电压的波动。

通过参照附图对本发明的实施方式进行说明，可清楚了解本发明的其它技术特征、目的、及作用效果或优点。

附图说明

图1是用于说明本发明的一个实施方式的信号生成装置的框图。

图2是用于说明本发明的一个实施方式的信号生成装置的电流补偿电路的框图。

图3a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。

图3b是说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的动作的时序图。

图4是说明本发明的一个实施方式的信号生成装置的测试图案与电流控制信号之间的关系的时序图。

图5是说明本发明的一个实施方式的稳压器的输出电压的波动抑制方法的流程图。

图6是表示为确认本发明的一个实施方式的信号生成装置的校准效果而进行的模拟的结果的图。

图7是用于说明本发明的一个实施方式的信号生成装置的框图。

图8是用于说明本发明的一个实施方式的信号生成装置的框图。

图9a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。

图9b是说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的动作的时序图。

图10a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。

图10b是说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的动作的时序图。

符号说明

1、2、3信号生成装置

10控制电路

11图案保持电路

12选择器

13延迟电路

14稳压器

15输出驱动器

16电流补偿电路

161、961、1061电流控制信号生成电路

161a、961a、961b、961c、961d、1061a逻辑电路

1061b选择器

162晶体管

163开关

17低通滤波器

18比较电路

18a存储部

31a、31b延迟调整电路

100内部电路

具体实施方式

以下，参照附图对本发明的实施方式进行说明。然而，以下所说明的实施方式只是示例，并无意排除以下未明示的各种变形或技术应用。本发明可以在不脱离其主旨的范围内进行各种变形(例如，对各实施方式进行组合等)而实施。另外，在以下的附图记载中，对相同或者类似的部分标记表示有相同或者类似的符号。附图是示意性的，并不一定与实际的尺寸或比例等一致。在附图之间，也含有相互的尺寸关系或比例不同的部分。

[实施方式1]

图1是用于说明本发明的一个实施方式的信号生成装置的框图。如该图所示，信号生成装置1构成为包括例如控制电路10、图案保持电路11、选择器12、延迟电路13、稳压器14、输出驱动器15、电流补偿电路16、低通滤波器17以及比较电路18。信号生成装置1连接有多个内部电路100[1]、……、100[n]，并可向它们提供电流。

控制电路10构成为包括例如未图示的微处理器、存储器等，并对信号生成装置1整体进行控制。具体而言，控制电路10输出第一控制信号cs1和第二控制信号cs2，并接收第三控制信号cs3、第四控制信号cs4以及第五控制信号cs5。另外，生成电流代码cc，并将该电流代码cc输出到电流补偿电路16。

第一控制信号cs1是用于控制信号生成装置1在正常动作模式和校准模式中的任一模式下进行动作的信号，并被从控制电路10输出到选择器12和比较电路18。第二控制信号cs2是用于选择预定的测试图案tp的信号，并被从控制电路10输出到图案保持电路11。第三控制信号cs3、第四控制信号cs4和第五控制信号cs5是用于从比较电路18向控制电路10进行预定的通知的信号。应予说明，电流代码cc的详细情况在后面说明。

图案保持电路11保持有多个不同的测试图案tp，并基于来自控制电路10的第二控制信号cs2，将一个测试图案tp输出到选择器12。在本例中，图案保持电路11保持有测试图案tp(a)和测试图案tp(b)。图案保持电路11构成为可保持任意的测试图案tp，例如，可将时钟图案、固定逻辑图案以及伪随机图案等作为测试图案tp进行保持。

选择器12基于来自控制电路10的第一控制信号cs1，来选择从图案保持电路11接收的预定的测试图案tp和从外部接收的随机图案rp中的任一个，并输出到延迟电路13。

延迟电路13生成并输出使从选择器12接收的预定的测试图案tp或随机图案rp延迟n(n是任意的整数)个时钟而得到的数据。具体而言，延迟电路13在将从选择器12接收到的预定的测试图案tp或随机图案rp从并行数据转换为串行数据sd之后，使该串行数据sd延迟n(n是任意的整数)个时钟，从而生成延迟串行数据sd(n)。延迟电路13将串行数据sd和延迟串行数据sd(n)输出到输出驱动器15和电流补偿电路16。应予说明，延迟电路13可构成为生成并输出延迟时钟数量不同的多个延迟串行数据sd(n)。

稳压器14生成基于所接收的参考电压vref的电压，并将该生成的电压提供给输出驱动器15、内部电路100以及电流补偿电路16。另外，稳压器14将生成的电压输出到低通滤波器17。

输出驱动器15基于从稳压器14提供的电压来驱动，并基于从延迟电路13接收的串行数据sd和延迟串行数据sd(n)，生成经增强处理的串行数据，并将该串行数据输出到未图示的外部装置。输出驱动器15可以是使从稳压器14引入的驱动电流id根据从延迟电路13接收的串行数据sd和延迟串行数据sd(n)而变化的电压模式的驱动器。

电流补偿电路16通过来自稳压器14的电源提供来驱动，并基于从延迟电路13接收的串行数据sd和延迟串行数据sd(n)、以及从控制电路10接收的电流代码cc来生成补偿电流ic。应予说明，电流补偿电路16的详细情况在后面说明。

低通滤波器17构成为包括例如未图示的电容器，并对稳压器14的输出电压进行积分，而将平均化后的值输出到比较电路18。

比较电路18从低通滤波器17接收并比较在第一期间内的稳压器14的输出电压的平均值和在第二期间内的稳压器14的输出电压的平均值。例如，第一期间是指用于输出驱动器15和电流补偿电路16进行基于测试图案tp(a)的处理的期间，第二期间是指用于输出驱动器15和电流补偿电路16进行基于测试图案tp(b)的处理的期间。

具体而言，首先，比较电路18在接收到选择校准模式的第一控制信号cs1之后，从低通滤波器17接收在输出驱动器15和电流补偿电路16进行基于测试图案tp(a)的处理的期间内的稳压器14的输出电压的平均值，并将该平均值数字化而作为第一电压代码存储在存储部18a。比较电路18在第一电压代码的存储完成后，生成第三控制信号cs3并输出到控制电路10。由此，控制电路10生成选择测试图案tp(b)的第二控制信号cs2并输出到图案保持电路11。

接下来，比较电路18从低通滤波器17接收在输出驱动器15和电流补偿电路16进行基于测试图案tp(b)的处理的期间内的稳压器14的输出电压的平均值，并将该平均值数字化而作为第二电压代码。然后，比较电路18求出第一电压代码与第二电压代码之间的差值α，并将该差值α与判定基准值e进行比较。比较电路18在差值α大于判定基准值e时，生成第四控制信号cs4并输出到控制电路10。判定基准值e是在正常动作模式下，能够抑制稳压器14的输出电压的波动的差值α的上限值。由此，控制电路10改变电流代码cc而将改变的电流代码cc输出到电流补偿电路16。另一方面，比较电路18在差值α为判定基准值e以下时，生成第五控制信号cs5并输出到控制电路10。由此，控制电路10生成选择正常动作模式的第一控制信号cs1并输出到选择器12和比较电路18。

图2是用于说明本发明的一个实施方式的信号生成装置的电流补偿电路的框图。如该图所示，电流补偿电路16构成为包括例如电流控制信号生成电路161、多个晶体管162和多个开关163。

电流控制信号生成电路161基于来自延迟电路13的串行数据sd和延迟串行数据sd(n)生成电流控制信号ccs。应予说明，电流控制信号生成电路161的详细情况在后面说明。

多个晶体管162例如是nmosfet，构成用于在与电流控制信号生成电路161之间进行多级的负载电流调整的并联可变电阻。即，多个晶体管162根据动作的晶体管162的数量，按照电流控制信号生成电路161所生成的电流控制信号ccs，生成以从稳压器14引入到晶体管162的方式流动的补偿电流ic。

各开关163配置在电流控制信号生成电路161与各晶体管162的栅极端子之间，并由来自控制电路10的电流代码cc来控制开启/关闭。

电流代码cc用于根据其自身的值来如上所述地个别地控制各开关163的开启/关闭。即，电流代码cc是用于根据其自身的值来确定动作的晶体管162的数量的代码。

图3a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。如该图所示，电流控制信号生成电路161构成为包括例如逻辑电路161a。另外，延迟串行数据sd(n)是使n＝1，而延迟了1个时钟的数据。

逻辑电路161a例如接收串行数据sd和延迟串行数据sd(1)并计算它们的异或非，将该计算结果作为电流控制信号ccs输出。例如，如图3b所示那样进行串行数据sd和延迟串行数据sd(1)的逻辑变化时，逻辑电路161a输出如该图所示那样的电流控制信号ccs。

图4是说明本发明的一个实施方式的信号生成装置的测试图案与电流控制信号之间的关系的时序图。在该图中，分别针对测试图案tp(a)和测试图案tp(b)显示有由延迟电路13生成的串行数据sd和延迟串行数据sd(1)、以及由电流控制信号生成电路161生成的电流控制信号ccs。

如该图所示，基于测试图案tp(a)的串行数据sd和延迟串行数据sd(1)每1个时钟进行一次逻辑变化。并且，电流控制信号ccs成为一直表示“l(低电平)”的信号。

另一方面，基于测试图案tp(b)的串行数据sd和延迟串行数据sd(1)每4个时钟进行一次逻辑变化。并且，电流控制信号ccs成为每隔3个时钟表示一个“l(低电平)”，除此之外表示“h(高电平)”的信号。

应予说明，测试图案tp(a)是用于测试逻辑变化多的情况下的稳压器14的输出电压波动的图案，测试图案tp(b)是用于测试逻辑变化少的情况下的稳压器14的输出电压波动的图案。

图5是说明本发明的一个实施方式的稳压器的输出电压的波动抑制方法的流程图。上述稳压器的输出电压的波动抑制方法在信号生成装置1的校准过程中执行。

如该图所示，控制电路10在信号生成装置1启动后，将选择校准模式的第一控制信号cs1输出到选择器12和比较电路18，并将设定为初始值的电流代码cc输出到电流补偿电路16(s501)。由此，选择器12可选择由图案保持电路11输出的测试图案tp(a)或测试图案tp(b)并输出到延迟电路13。比较电路18可从低通滤波器17接收稳压器14的被平均化后的输出电压的值。电流补偿电路16对应于作为初始值的电流代码cc来设定动作的晶体管162的数量。

接着，控制电路10生成选择测试图案tp(a)的第二控制信号cs2并输出到图案保持电路11(s502)。由此，图案保持电路11输出测试图案tp(a)。延迟电路13将通过将经由选择器12接收的测试图案tp(a)从并行数据转换为串行数据而生成的串行数据sd、和通过使该串行数据sd延迟n个时钟而生成的延迟串行数据sd(n)输出到输出驱动器15以及电流补偿电路16。输出驱动器15基于串行数据sd和延迟串行数据sd(n)生成信号并将该信号输出到未图示的外部装置。另一方面，电流补偿电路16基于串行数据sd和延迟串行数据sd(n)生成电流控制信号ccs，并按照该电流控制信号ccs，根据按照电流代码cc而连接的晶体管162的数量，生成补偿电流ic。应予说明，基于测试图案tp(a)的电流控制信号ccs如利用图4所说明的那样，可一直为“l(低电平)”。在这种情况下，电流控制信号ccs的值为0，因此补偿电流ic的值可为0。

接着，比较电路18从低通滤波器17接收在输出驱动器15和电流补偿电路16进行基于测试图案tp(a)的处理的期间内的稳压器14的输出电压的平均值，并将该平均值数字化而作为第一电压代码存储在存储部18a(s503)。比较电路18在第一电压代码的存储完成后，生成第三控制信号cs3并输出到控制电路10(s504)。

控制电路10通过接收第三控制信号cs3，来生成选择测试图案tp(b)的第二控制信号cs2并输出到图案保持电路11(s505)。由此，图案保持电路11输出测试图案tp(b)，因此延迟电路13、输出驱动器15以及电流补偿电路16基于测试图案tp(b)进行与上述处理相同的处理。

接着，比较电路18从低通滤波器17接收在输出驱动器15和电流补偿电路16进行基于测试图案tp(b)的处理的期间内的稳压器14的输出电压的平均值，并将该平均值数字化而作为第二电压代码(s506)。然后，比较电路18求出第一电压代码与第二电压代码之间的差值α(s507)。

接着，比较电路18判断差值α是否为判定基准值e以下(s508)。在差值α大于判定基准值e时(s508中为“否”时)，比较电路18生成第四控制信号cs4并输出到控制电路10(s509)。控制电路10通过接收第四控制信号cs4，来改变电流代码cc的值(s510)。由此，动作的晶体管162的数量被改变，因此基于测试图案tp(b)，电流补偿电路16生成的补偿电流ic的值被改变。

另一方面，在s507中求出的差值α为判定基准值e以下时(s508中为“是”时)，比较电路18生成第五控制信号cs5并输出到控制电路10(s511)。控制电路10通过接收第五控制信号cs5，来存储当前时刻的电流代码cc的值(s512)。至此，信号生成装置1的校准结束。之后，控制电路10将选择正常动作模式的第一控制信号cs1输出到选择器12和比较电路18，并将在s512中存储的值的电流代码cc输出到电流补偿电路16。由此，信号生成装置1在抑制了由稳压器14产生的输出电压的波动的状态下，以正常动作模式进行动作。

图6是表示为确认本发明的一个实施方式的信号生成装置的校准效果而进行的模拟的结果的图。具体而言，是用于评价在使信号生成装置1以正常动作模式进行动作时的稳压器14的输出电压的波动的图。在该图中，实线61表示事先进行了信号生成装置1的校准的情况下的模拟结果，实线62表示事先未进行信号生成装置1的校准的情况下的模拟结果。

从该图明显可知，通过在事先进行信号生成装置1的校准，稳压器14的输出电压的波动得到大幅地抑制。

[实施方式2]

图7是用于说明本发明的一个实施方式的信号生成装置的框图。如该图所示，信号生成装置2不同于上述的信号生成装置1，比较电路18不接收基于测试图案tp(a)的稳压器14的输出电压的平均值，而接收参考电压vref。比较电路18将该参考电压vref的值数字化而作为第一电压代码，并将第一电压代码与第二电压代码进行比较。

信号生成装置2不需要存储部18a，并且不需要使用测试图案tp(a)，因此具有能够简化与校准相关的构成及其动作的优点。

应予说明，信号生成装置2可构成为比较电路18不接收参考电压vref，而接收具有预定的值的电压。

[实施方式3]

图8是用于说明本发明的一个实施方式的信号生成装置的框图。如该图所示，信号生成装置3相对于上述的信号生成装置1，增设了延迟调整电路31a和延迟调整电路31b。

延迟调整电路31a从延迟电路13接收串行数据sd和延迟串行数据sd(n)，将它们延迟预定数量的时钟，并输出到输出驱动器15。延迟调整电路31b从延迟电路13接收串行数据sd和延迟串行数据sd(n)，将它们延迟预定数量的时钟，并输出到电流补偿电路16。

在信号生成装置3中，通过使用延迟调整电路31a和延迟调整电路31b来校正输出驱动器15与电流补偿电路16之间的内部处理速度的差异。具体而言，在信号生成装置3中，根据输出驱动器15与电流补偿电路16之间的内部处理速度的差异，来调整延迟调整电路31a和延迟调整电路31b附加到串行数据sd和延迟串行数据sd(n)上的延迟量。由此，信号生成装置3可在更适当的时刻生成补偿电流ic，因此能够更可靠地抑制稳压器14的输出电压的波动。

[实施方式4]

图9a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。如该图所示，电流控制信号生成电路961由例如逻辑电路961a、961b、961c和961d构成，并被用来替代图2所示的电流控制信号生成电路161。

逻辑电路961a、961b、961c计算所接收的2个数据的异或非，并将计算结果输出到逻辑电路961d。作为具体的例子，以分别延迟了1、2、3个时钟的数据进行说明。逻辑电路961a接收串行数据sd和延迟串行数据sd(1)，逻辑电路961b接收延迟串行数据sd(1)和延迟串行数据sd(2)，逻辑电路961c接收延迟串行数据sd(2)和延迟串行数据sd(3)。

逻辑电路961d计算从逻辑电路961a、961b和961c接收的数据的逻辑与。逻辑电路961d将该计算结果作为电流控制信号ccs输出。

例如，在进行图9b所示那样的串行数据sd、延迟串行数据sd(1)、sd(2)和sd(3)的逻辑变化时，逻辑电路961a、961b、961c和961d的输出如该图所示。

电流控制信号生成电路961通过具有上述构成，从而在以正常动作模式进行动作的信号生成装置1中，在基于持续保持没有逻辑变化的状态的随机图案rp而向未图示的外部装置输出信号时，能够使补偿电流ic的生成时刻和平均电流更合理化。因此，使用电流控制信号生成电路961的信号生成装置1能够更高精度地抑制稳压器14的输出电压的波动。

应予说明，电流控制信号生成电路961可构成为具备更多计算接收的2个数据的异或非的逻辑电路，并通过逻辑电路961d计算这些逻辑电路所输出的数据的逻辑与。例如，电流控制信号生成电路961在具备n个计算接收的2个数据的异或非的逻辑电路的情况下，构成为第一个逻辑电路接收串行数据sd和延迟串行数据sd(1)，第二个逻辑电路接收延迟串行数据sd(1)和延迟串行数据sd(2)，以此类推，构成为第n个逻辑电路接收延迟串行数据sd(n-1)和延迟串行数据sd(n)。

[实施方式5]

图10a是用于说明本发明的一个实施方式的信号生成装置的电流控制信号生成电路的框图。如该图所示，电流控制信号生成电路1061由例如逻辑电路1061a和选择器1061b构成，并被用来替代图2所示的电流控制信号生成电路161。

逻辑电路1061a接收串行数据sd和延迟串行数据sd(1)，计算它们的异或非，并将计算结果输出到选择器1061b。

选择器1061b的一个输入端子接收任意图案p，另一个输入端子接地。选择器1061b基于来自逻辑电路1061a的输出，来选择其中一个作为电流控制信号ccs输出。

例如，在进行图10b所示那样的串行数据sd和延迟串行数据sd(1)的逻辑变化，且在选择器1061b的一个输入端子输入有如该图所示那样的每1个时钟进行一次逻辑变化的任意图案p时，逻辑电路1061a和选择器1061b的输出如该图所示。

电流控制信号生成电路1061通过具有上述构成，从而使电流控制信号ccs根据任意图案p而变化。因此，电流控制信号生成电路1061通过设定与正常动作模式下的信号生成装置1中的随机图案rp对应的任意图案p，能够提高补偿电流ic的精度。因此，在使用电流控制信号生成电路1061的信号生成装置1中，能够更高精度地抑制稳压器14的输出电压的波动。

上述各实施方式是用于说明本发明的例示，并不旨在将本发明仅限于这些实施方式。就本发明而言，只要不脱离其主旨就可以以各种方式进行实施。

例如，在本说明书所公开的方法中，只要其结果不产生矛盾，则可以将步骤、动作或功能并行实施或按不同的顺序实施。所说明的步骤、动作和功能仅作为示例而提供，在不脱离发明的主旨的范围内，可以将步骤、动作和功能中的几个省略，另外，可以通过相互结合而成为一个，另外，也可以追加其它步骤、动作或功能。

另外，在本说明书中，虽然公开了各种实施方式，但是，也可以对一个实施方式中的特定的特征(技术事项)进行适当改进，并且追加到其它实施方式中，或者与该其它实施方式中的特定的特征调换，这样的方式也包含在本发明的主旨内。

工业上的可利用性

本发明能够广泛用于具备信号生成装置的电子设备领域。