本发明属于半导体集成电路技术领域领域，具体涉及一种模拟缓冲器。
背景技术：
模拟缓冲器电路即电压跟随器，是实现输出电压跟随输入电压变化的一类电子元件。也就是说电压跟随器的电压放大倍数接近1。在电路中，模拟缓存器一般作缓冲级或隔离级。因为电压放大器的输出阻抗一般比较高，通常在几千欧姆到几十欧姆。如果后级的输入阻抗比较小，那么信号就会有相当的部分损耗在前级的输出电阻中。这时就需要电压跟随器进行缓冲，起到承上启下的作用。
传统的模拟缓冲器电路，用运算放大器以负反馈方式连接，构成单位增益放大器，用于驱动负载，从而保证输出信号不受负载的影响。但是由运放构成的模拟缓冲器，结构复杂，大大增加了系统的成本。
技术实现要素：
为解决现有模拟缓冲器结构复杂、成本高的技术问题，本发明提供了一种结构简单的模拟缓冲器。
本发明的模拟缓冲器包括：第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第一电阻r1、第二电阻r2和第三电阻r3。第一晶体管q1的基极连接输入uin，集电极连接输出uout，发射极连接第二晶体管q2的基极和第一电阻r1的一端；第一电阻r1的另一端接电源；第二晶体管q2的集电极接电源，发射极接输出uout；第三电阻r3一端接输入uin，另一端接输出uout；第三晶体管q3的基极接输入uin，集电极接输出uout，发射极接第二电阻r2的一端和第四晶体管q4的基极；第二电阻r2的另一端接地；第四晶体管q4的集电极接地，发射极接输出uout。
本发明的模拟缓冲器，有两条路径对输入和输出电压的关系进行控制。其通过第一晶体管q1将输入电压提升了一个pn结电压vbe，再通过第二晶体管q2降低一个pn结电压vbe输出。同时，其通过第三晶体管q3降低一个pn结电压vbe，再通过第四晶体管q4提升一个pn结电压vbe输出，利用晶体管的寄生二极管效应，本发明的缓冲器实现了输出电压对输入电压的完全跟随，结构简单，响应速度快。
附图说明
图1是本发明第一实施方式提供的模拟缓冲器电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
传统的模拟缓冲器电路，均采用运算放大器以负反馈方式连接。由于运算放大器构成的模拟缓冲器结构复杂，从而造成较高的成本。
本发明采用另外一种研发思路，采用晶体管及电阻构成模拟缓冲器，达到降低了系统成本。
如图1所示，为本发明提供的模拟缓冲器，包括：第一晶体管q1、第二晶体管q2、第三晶体管q3、第四晶体管q4、第一电阻r1、第二电阻r2和第三电阻r3。第一晶体管q1的基极连接输入uin，集电极连接输出uout，发射极连接第二晶体管q2的基极和第一电阻r1的一端；第一电阻r1的另一端接电源；第二晶体管q2的集电极接电源，发射极接输出uout；第三电阻r3一端接输入uin，另一端接输出uout；第三晶体管q3的基极接输入uin，集电极接输出uout，发射极接第二电阻r2的一端和第四晶体管q4的基极；第二电阻r2的另一端接地；第四晶体管q4的集电极接地，发射极接输出uout。
本发明的模拟缓冲器，有两条路径对输入和输出电压的关系进行控制。其通过第一晶体管q1将输入电压提升了一个pn结电压vbe，再通过第二晶体管q2降低一个pn结电压vbe输出。同时，其通过第三晶体管q3降低一个pn结电压vbe，再通过第四晶体管q4提升一个pn结电压vbe输出，利用晶体管的寄生二极管效应，本发明的缓冲器实现了输出电压对输入电压的完全跟随，结构简单，响应速度快。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。