一种绝对电阻产生电路和芯片的制作方法

本发明涉及电路领域，特别是涉及一种绝对电阻产生电路和一种芯片。

背景技术

图1和图2分别是现有芯片中的两种差分输出电路。图1的差分输出电路中，nmos管n1’和nmos管n2’是输入管，输入信号ip1’和in1’是差分信号，电路输出电压vp1’和vn1’的范围为(vdd’-i’*r1’)～vdd’。其中，如果nmos管n1’导通，输出电压vn1’为vdd’-i’*r1’，输出电压vp1’为vdd’；如果nmos管n2’导通，则输出电压vn1’为vdd’，输出电压vp1’为vdd’-i’*r1’。图2的差分输出电路中，pmos管p1’和pmos管p2’是输入管，图2的差分输出电路的输出电压ip2’和in2’的范围为0～i’*r2’。

由上可知，图1和图2的差分输出电路电路中，需要电阻r1’和电阻r2’为高精度电阻，例如电阻误差范围在±5％以内的电阻。但是，现有芯片中，芯片内已有电阻的电阻误差范围通常在±20％，那么无法达到差分输出电路对电阻的要求。

技术实现要素：

鉴于上述问题，本发明实施例的目的在于提供一种绝对电阻产生电路和一种芯片，以解决现有芯片内电阻无法达到差分输出电路对电阻的要求的问题。

为了解决上述问题，本发明实施例公开了一种绝对电阻产生电路，包括：

第一运算放大器，所述第一运算放大器的反相输入端与第一电压源模块相连，所述第一运算放大器的同相输入端与电流源模块相连；所述第一电压源模块提供恒定的第一电压，所述电流源模块提供恒定的电流；

第一mos管，所述第一mos管的第一端与所述第一运算放大器的同相输入端相连，所述第一mos管的控制端与所述第一运算放大器的输出端相连；

第一电阻模块，所述第一电阻模块的一端与所述mos管的第二端相连；所述第一mos管的等效电阻和所述第一电阻模块的电阻作为所述绝对电阻产生电路的第一绝对电阻；

当所述第一mos管为第一pmos管时，所述第一电阻模块的另一端与第二电压源模块相连，所述电流源模块接地；所述第二电压源模块提供恒定的第二电压；

当所述第一mos管为第一nmos管时，所述电流源模块与所述第二电压源模块相连，所述第一电阻模块的另一端接地。

可选地，所述第一电阻模块包括第一电阻。

可选地，所述绝对电阻产生电路还包括：

第二mos管，所述第二mos管与所述第一mos管镜像设置，所述第二mos管的尺寸与所述第一mos管的尺寸具有第一预设比例；

第二电阻模块，所述第二电阻模块与所述第二mos管相连，所述第二电阻模块与所述第一电阻模块镜像设置，所述第二电阻模块的阻值与所述第一电阻模块的阻值具有所述第一预设比例；所述第二mos管的等效电阻和所述第二电阻模块的电阻作为所述绝对电阻产生电路的第二绝对电阻。

可选地，所述第二电阻模块包括第二电阻。

为了解决上述问题，本发明实施例还公开了一种芯片，包括第一电压源模块、第二电压源模块、电流源模块和所述的绝对电阻产生电路。

可选地，所述第一电压源模块为带隙基准电压源。

可选地，所述第二电压源模块包括：

第二运算放大器，所述第二运算放大器的反相输入端与所述第一电压源模块相连；

第二pmos管，所述第二pmos管的源端与电源相连，所述第二pmos管的控制端与所述第二运算放大器的输出端相连；

第三电阻模块，所述第三电阻模块的一端与所述第二pmos管的漏端相连，所述第三电阻模块的另一端与所述第二运算放大器的同相输入端相连，所述第三电阻模块的一端和所述第二pmos管的漏端提供恒定的第二电压；

第四电阻模块，所述第四电阻模块的一端与所述第三电阻模块的另一端相连，所述第四电阻模块的另一端接地。

可选地，所述第三电阻模块包括第三电阻，所述第四电阻模块包括第四电阻。

可选地，所述电流源模块包括：

第三运算放大器，所述第三运算放大器的反相输入端与所述第一电压源模块相连；

第三pmos管，所述第三pmos管的源端与所述第二电压源模块相连，所述第三pmos管的控制端与所述第三运算放大器的输出端相连；

第五电阻模块，所述第五电阻模块的一端与所述第三pmos管的漏端相连，所述第五电阻模块的另一端接地，所述第三pmos管的漏端提供恒定的第一电流。

可选地，所述电流源模块还包括：

第四pmos管，所述第四pmos管与所述第三pmos管镜像设置，所述第四pmos管的尺寸与所述第三pmos管的尺寸具有第二预设比例，所述第四pmos管的漏端提供所述恒定的第二电流。

可选地，所述第五电阻模块包括第五电阻。

本发明实施例包括以下优点：通过设置绝对电阻产生电路包括：第一运算放大器，第一运算放大器的反相输入端与第一电压源模块相连，第一运算放大器的同相输入端与电流源模块相连；第一电压源模块提供恒定的第一电压，电流源模块提供恒定的电流；第一mos管，第一mos管的第一端与第一运算放大器的同相输入端相连，第一mos管的控制端与第一运算放大器的输出端相连；第一电阻模块，第一电阻模块的一端与mos管的第二端相连；第一mos管的等效电阻和第一电阻模块的电阻作为绝对电阻产生电路的第一绝对电阻；当第一mos管为第一pmos管时，第一电阻模块的另一端与第二电压源模块相连，电流源模块接地；第二电压源模块提供恒定的第二电压；当第一mos管为第一nmos管时，电流源模块与第二电压源模块相连，第一电阻模块的另一端接地。这样，由于第一mos管的等效电阻和第一电阻模块的电阻等于(恒定的第二电压-恒定的第一电压)/恒定的电流，因此，第一mos管的等效电阻和第一电阻模块的电阻形成芯片所需的绝对电阻。

附图说明

图1是现有芯片中的一种差分输出电路；

图2是现有芯片中的另一种差分输出电路；

图3是本发明的一种绝对电阻产生电路实施例的结构示意图；

图4是本发明的另一种绝对电阻产生电路实施例的结构示意图；

图5是本发明的一种芯片实施例中第二电压源模块的结构示意图；

图6是本发明的一种芯片实施例中电流源模块的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例公开了一种绝对电阻产生电路1。参照图3，其示出了一种绝对电阻产生电路1实施例的结构示意图，参照图3，其示出了另一种绝对电阻产生电路1实施例的结构示意图。

参照图3和图4，本发明实施例的绝对电阻产生电路1具体可以包括如下模块：第一运算放大器11，第一运算放大器11的反相输入端与第一电压源模块2相连，第一运算放大器11的同相输入端与电流源模块3相连；第一电压源模块2提供恒定的第一电压vbg，电流源模块3提供恒定的电流i；第一mos管12，第一mos管12的第一端与第一运算放大器11的同相输入端相连，第一mos管12的控制端与第一运算放大器11的输出端相连；第一电阻模块13，第一电阻模块13的一端与mos管的第二端相连；第一mos管12的等效电阻和第一电阻模块13的电阻作为绝对电阻产生电路1的第一绝对电阻；参照图3，当第一mos管12为第一pmos管p1时，第一电阻模块13的另一端与第二电压源模块4相连，电流源模块3接地；第二电压源模块4提供恒定的第二电压vdd；参照图4，当第一mos管12为第一nmos管n1时，电流源模块3与第二电压源模块4相连，第一电阻模块13的另一端接地。

由于第一运算放大器11的同相输入端电压和第一运算放大器11的反相输入端电压相等，因此，第一mos管12的等效电阻和第一电阻模块13的电阻之和re等于(恒定的第二电压vdd-恒定的第一电压vbg)/恒定的电流i，第一mos管12的等效电阻和第一电阻模块13的电阻可以形成芯片所需的第一绝对电阻。

可选地，参照图3和图4，第一电阻模块13可以包括第一电阻r1，第一电阻r1可以为芯片内电阻。

可选地，参照图3和图4，绝对电阻产生电路1还可以包括：第二mos管14，第二mos管14与第一mos管12镜像设置，第二mos管14的尺寸与第一mos管12的尺寸具有第一预设比例a；第二电阻模块15，第二电阻模块15与第二mos管14相连，第二电阻模块15与第一电阻模块13镜像设置，第二电阻模块15的阻值与第一电阻模块13的阻值具有第一预设比例a；第二mos管14的等效电阻和第二电阻模块15的电阻作为绝对电阻产生电路1的第二绝对电阻。其中，参照图3，当第一mos管12为第一pmos管p1时，第二mos管14为第五pmos管p5；参照图4，当第一mos管12为第一nmos管n1时，第二mos管14为第二nmos管n2。

由于第二电阻模块15与第一电阻模块13镜像设置，第二mos管14与第一mos管12镜像设置，且第二电阻模块15的阻值与第一电阻模块13的阻值具有第一预设比例a，第二mos管14的尺寸与第一mos管12的尺寸具有第一预设比例a，因此，第二mos管14的等效电阻和第二电阻模块15的电阻之和等于a*re，第二mos管14的等效电阻和第二电阻模块15的电阻可以形成芯片所需的第二绝对电阻。

这样，只需调整第一预设比例a，即可调整第二绝对电阻的阻值。

进一步地，可以通过增加第一电阻模块13镜像设置的电阻和与第一mos管12镜像设置的mos管，来获得多种阻值的绝对电阻。

可选地，参照图3和图4，第二电阻模块15可以包括第二电阻r2，第二电阻r2可以为芯片内电阻。

本发明实施例的绝对电阻产生电路包括以下优点：

通过设置绝对电阻产生电路包括：第一运算放大器，第一运算放大器的反相输入端与第一电压源模块相连，第一运算放大器的同相输入端与电流源模块相连；第一电压源模块提供恒定的第一电压，电流源模块提供恒定的电流；第一mos管，第一mos管的第一端与第一运算放大器的同相输入端相连，第一mos管的控制端与第一运算放大器的输出端相连；第一电阻模块，第一电阻模块的一端与mos管的第二端相连；第一mos管的等效电阻和第一电阻模块的电阻作为绝对电阻产生电路的第一绝对电阻；当第一mos管为第一pmos管时，第一电阻模块的另一端与第二电压源模块相连，电流源模块接地；第二电压源模块提供恒定的第二电压；当第一mos管为第一nmos管时，电流源模块与第二电压源模块相连，第一电阻模块的另一端接地。这样，由于第一mos管的等效电阻和第一电阻模块的电阻之和等于(恒定的第二电压-恒定的第一电压)/恒定的电流，因此，第一mos管的等效电阻和第一电阻模块的电阻可以形成芯片所需的第一绝对电阻。

另外，通过设置绝对电阻产生电路还包括：第二mos管，第二mos管与第一mos管镜像设置，第二mos管的尺寸与第一mos管的尺寸具有第一预设比例；第二电阻模块，第二电阻模块与第二mos管相连，第二电阻模块与第一电阻模块镜像设置，第二电阻模块的阻值与第一电阻模块的阻值具有第一预设比例；第二mos管的等效电阻和第二电阻模块的电阻作为绝对电阻产生电路的第二绝对电阻。这样，第二mos管的等效电阻和第二电阻模块的电阻之和与第一mos管的等效电阻和第一电阻模块的电阻之和具有第一预设比例，因此，第二mos管的等效电阻和第二电阻模块的电阻可以形成芯片所需的第二绝对电阻。

本发明实施例还公开了一种芯片，包括第一电压源模块2、第二电压源模块4、电流源模块3和上述的绝对电阻产生电路1。

可选地，第一电压源模块2可以为带隙基准电压源。带隙基准电压源的输出电压不随温度和电源大小而变化，因此，输出电压精准。

可选地，参照图5，第二电压源模块4可以包括：第二运算放大器41，第二运算放大器41的反相输入端与第一电压源模块2相连；第二pmos管p2，第二pmos管p2的源端与电源相连，第二pmos管p2的控制端与第二运算放大器41的输出端相连，电源输出电压vcc；第三电阻模块42，第三电阻模块42的一端与第二pmos管p2的漏端相连，第三电阻模块42的另一端与第二运算放大器41的同相输入端相连，第三电阻模块42的一端和第二pmos管p2的漏端提供恒定的第二电压vdd；第四电阻模块43，第四电阻模块43的一端与第三电阻模块42的另一端相连，第四电阻模块43的另一端接地。

可选地，参照图4，第三电阻模块42可以包括第三电阻r3，第四电阻模块43可以包括第四电阻r4，其中，可以设置第三电阻r3的电阻与第四电阻r4的电阻之间的比值为精确的值。这样，由于第二运算放大器41的同相输入端电压与第二运算放大器41的反相输入端电压相等，因此，第二电压vdd＝vbg*(第三电阻r3的电阻+第四电阻r4的电阻)/第四电阻r4的电阻。由于vbg为恒定的电压，第三电阻r3的电阻/第四电阻r4的电阻的比值也为精确的值，因此，第二电压vdd相当于恒定电压。可选地，第三电阻r3和第四电阻r4可以为芯片内电阻。

可选地，参照图5，电流源模块3可以包括：第三运算放大器31，第三运算放大器31的反相输入端与第一电压源模块2相连；第三pmos管p3，第三pmos管p3的源端与第二电压源模块4相连，第三pmos管p3的控制端与第三运算放大器31的输出端相连；第五电阻模块32，第五电阻模块32的一端与第三pmos管p3的漏端相连，第五电阻模块32的另一端接地，第三pmos管p3的漏端提供恒定的第一电流i1。可选地，参照图5，第五电阻模块32可以包括第五电阻r5，其中，第五电阻r5可以为芯片外的精准电阻，第五电阻r5的电阻误差范围可以控制在正负千分之一以内。

具体地，由于第三运算放大器31的同相输入端电压与第三运算放大器31的反相输入端电压相等，因此，图5中第一电流i1＝vbg/第五电阻r5的电阻。由于vbg为恒定的电压，第五电阻r5为精准电阻，因此，第一电流i1相当于恒定电流。

可选地，参照图5，电流源模块3还可以包括：第四pmos管p4，第四pmos管p4与第三pmos管p3镜像设置，第四pmos管p4的尺寸与第三pmos管p3的尺寸具有第二预设比例b，第四pmos管p4的漏端提供恒定的第二电流i2。

由于第四pmos管p4与第三pmos管p3镜像设置，第四pmos管p4的尺寸与第三pmos管p3的尺寸具有第二预设比例b，因此，第二电流i2＝bi1。

本发明实施例的芯片包括以下优点：

通过设置绝对电阻产生电路包括：第一运算放大器，第一运算放大器的反相输入端与第一电压源模块相连，第一运算放大器的同相输入端与电流源模块相连；第一mos管，第一mos管的第一端与第一运算放大器的同相输入端相连，第一mos管的控制端与第一运算放大器的输出端相连；第一电阻模块，第一电阻模块的一端与mos管的第二端相连；第一mos管的等效电阻和第一电阻模块的电阻作为绝对电阻产生电路的第一绝对电阻；当第一mos管为第一pmos管时，第一电阻模块的另一端与第二电压源模块相连，电流源模块接地；当第一mos管为第一nmos管时，电流源模块与第二电压源模块相连，第一电阻模块的另一端接地。其中，通过第一电压源模块为绝对电阻产生电路提供恒定的第一电压，电流源模块为绝对电阻产生电路提供恒定的电流，以及第二电压源模块为绝对电阻产生电路提供恒定的第二电压。这样，由于第一mos管的等效电阻和第一电阻模块的电阻之和等于(恒定的第二电压-恒定的第一电压)/恒定的电流，因此，第一mos管的等效电阻和第一电阻模块的电阻可以形成芯片所需的第一绝对电阻。

另外，通过设置绝对电阻产生电路还包括：第二mos管，第二mos管与第一mos管镜像设置，第二mos管的尺寸与第一mos管的尺寸具有第一预设比例；第二电阻模块，第二电阻模块与第二mos管相连，第二电阻模块与第一电阻模块镜像设置，第二电阻模块的阻值与第一电阻模块的阻值具有第一预设比例；第二mos管的等效电阻和第二电阻模块的电阻作为绝对电阻产生电路的第二绝对电阻。这样，第二mos管的等效电阻和第二电阻模块的电阻之和与第一mos管的等效电阻和第一电阻模块的电阻之和具有第一预设比例，因此，第二mos管的等效电阻和第二电阻模块的电阻可以形成芯片所需的第二绝对电阻。

对于芯片实施例而言，由于其包括绝对电阻产生电路，所以与绝对电阻产生电路的相关内容描述的比较简单，相关之处参见绝对电阻产生电路实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所的一种绝对电阻产生电路和一种芯片，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。