一种EtherCAT主站控制器的制作方法

本实用新型涉及工业自动化技术领域，尤其涉及一种EtherCAT主站控制器。

背景技术：

众所周知的，EtherCAT(Ethernet for Control Automation Technology，开放的实时工业以太网通信协议)总线已于2014成为中国推荐性国家标准，经过多年的发展，EtherCAT总线的相关产品已触及工业自动化的各个领域；同时在国际上，EtherCAT总线组织于2016年底已有3800家会员，也已被国际上各大工业自动化公司所支持。因此，让工业自动化设备具备EtherCAT总线的通讯能力是一件非常有意义的事情。EtherCAT采用主从站的架构实现通讯，其中最关键的就是构建一个实时性能良好的主站控制器。

然而，要构建实时性能良好的EtherCAT主站控制器，必须依赖两点：第一，必须能够保证进行EtherCAT通讯的数据链路层通道足够实时，实时数据不可被阻塞；第二，主站控制器必须能够提供非常准确的周期性控制。但是在大多数带有通用操作系统(包括Windows，Linux或者Windows CE操作系统)的主站控制器，都很难实现以上两点。这是由于EtherCAT所进行通讯的实时性保证主要涉及到OSI(Open System Interconnect，开放式系统互联)七层网络结构中的第二层，而此第二层一般都是各大网卡供应商提供的基于特定操作系统的网卡驱动程序，而要满足EtherCAT实时性，必须修改网卡的驱动程序。基于商业保密策略，各大网卡的供应商都不会提供网卡的驱动程序，所以要想实现第一点也就变得不太可能。同样，在通用操作系统运行环境下，也无法构建非常准确的周期性控制程序，且成本也比较高；这些都是本领域技术人员所不期望见到的。

技术实现要素：

针对上述存在的问题，本实用新型实施例公开了一种EtherCAT主站控制器，包括EtherCAT应用程接口模块、处理器、FPGA(Field-Programmable Gate Array)，即现场可编程门阵列)芯片和DSP(Digital Signal Processing，数字信号处理)芯片；

所述EtherCAT应用程接口模块与所述处理器之间进行数据通信；

所述DSP芯片通过所述FPGA芯片与所述处理器之间进行数据通信。

上述实用新型具有如下优点或者有益效果：

本实用新型公开了一种EtherCAT主站控制器，通过设置处理器、FPGA芯和DSP芯片以满足EtherCAT的实时性，从而保证了EtherCAT通讯的实时性，为在运行有通用操作系统的CPU架构下实现实时EtherCAT总线传输提供了保障；且该EtherCAT主站控制器性能异常突出，稳定性良好，可应用于各种工业领域，具有应用广泛，实用性强的特点。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本实用新型的主旨。

图1是本实用新型实施例中EtherCAT主站控制器的结构示意图；

图2是本实用新型实施例中FPGA芯片的逻辑结构框图；

图3是本实用新型实施例中EtherCAT主站控制器在工业现场的实际连接示意图。

具体实施方式

下面结合附图和具体的实施例对本实用新型作进一步的说明，但是不作为本实用新型的限定。

如图1所示，本实施例涉及一种EtherCAT主站控制器，其采用的硬件架构可以是X86处理器+FPGA+DSP，在X86处理器架构的处理上，运行Windows，Linux或者Windows CE等通用操作系统环境均可；具体的，该EtherCAT主站控制器包括EtherCAT应用程接口模块[该EtherCAT应用程接口模块具体可以包括EtherCAT配置工具(EtherCAT Config Tool)和EtherCAT协议栈(EtherCAT Stack)模块]、X86处理器(X86CPU，也可以采用其他的处理器，这对本实用新型并无影响)、FPGA芯片和DSP芯片；EtherCAT应用程接口模块与X86处理器之间进行数据通信；DSP芯片通过FPGA芯片与X86处理器之间进行数据通信；FPGA芯片通过百兆网口与外部设备之间进行数据通信。

在本实用新型的一个优选的实施例中，上述X86处理器通过PCI总线与FPGA芯片之间进行数据通信，即X86处理器与FPGA之间采用PCI总线进行数据交互。

在本实用新型的一个优选的实施例中，上述DSP芯片通过DSP芯片内部的本地总线与FPGA芯片之间进行数据通信。

在本实用新型的一个优选的实施例中，上述X86处理器通过FPGA芯片内部的双口RAM(随机存储器)与DSP芯片之间进行数据通信。

在本实用新型的一个优选的实施例中，上述X86处理器上运行的操作系统为通用操作系统(该通用操作系统一般包括Windows，Linux、Windows CE等)或嵌入式操作系统。

在本实用新型的一个优选的实施例中，如图2所示，上述FPGA芯片包括依次连接并构成回路的实时PCI总线接口控制器、双口RAM、DSP周期数据接口、周期实时数据通道、数据发送接收单元、邮箱数据通道和数据及命令管理单元。

在此基础上，进一步的，上述FPGA芯片还包括分布时钟校准算法单元和参考时钟同步单元；上述参考时钟同步单元通过时钟校准算法单元与邮箱数据通道连接。

具体的，在FPGA芯片接口电路上设计有100M的Phy(物理层)电路，FPGA芯片在EtherCAT主站控制器中充当EtherCAT总线专用的物理层介质通道。EtherCAT协议栈模块的部分根据功能的不同分别实现在CPU的操作系统环境中，以及FPGA芯片硬件逻辑中。在CPU的操作系统环境中，主要实现总线的初始化，总线扫描，总线配置和总线状态数据的获取，另外总线上各种设备的组态也在CPU中的软件上实现。而在FPGA芯片中，设计有实时数据通道逻辑，分布时钟(DC)校准算法单元，提供总线参考时钟等逻辑。在DSP芯片中实现实时运动控制计算，并通过与FPGA芯片之间的内部总线将实时数据传递给FPGA芯片，进而实现实时数据的收发。

换句话说，FPGA芯片在本实施例的EtherCAT主站控制器中充当实时链路层通道，并提供分布时钟校准算法功能，且以纳秒级精度提供网络参考时钟基准，以保证运动控制单元以纳秒级精度进行同步。

另外，值得一提的是，在DSP芯片环境中不运行操作系统环境，以提供微秒级的中断处理保证运动控制的准确性；且为了保持DSP芯片与FPGA芯片之间的数据同步，DSP芯片采用FPGA芯片提供的中断来触发周期性运动算法。

下面以具体的应用来对本实用新型做进一步的阐述：

如图3所示，采用X86+FPGA+DSP构建的主站控制器可以完美实现高精度总线运动控制，比如可用于高精度CNC(Computer numerical control，计算机数字控制机床)加工系统；亦可用于6R关节工业机器人领域；还可用此主站控制器构建要求严格的多轴同步系统，例如锂电池包装系统；纺织行业的针织机系统等，在此便不予赘述。

综上，本实用新型基于对EtherCAT总线协议的透彻了解，构建出的X86处理器+FPGA+DSP的EtherCAT主站控制器性能异常突出，稳定性良好，不仅完美的解决了通用PC+网卡方案实时性不够的问题，而且构建出的主站方案稳定性高，性能卓越。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本实用新型的实质内容，在此不予赘述。

以上对本实用新型的较佳实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本实用新型技术方案范围情况下，都可利用上述揭示的方法和技术内容对本实用新型技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本实用新型的实质内容。因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本实用新型技术方案保护的范围内。