用于实现参考电压的产生的集成电路的制作方法

本公开的示例一般涉及集成电路(“IC”)，具体涉及产生与温度无关的参考电压的IC相关的实施例。

背景技术：

带隙电压电路是广泛地应用于集成电路中的温度无关(temperature independent)的电压参考电路。例如，模数转换器(ADC)可以具有至少两个输入，即要测量的电压和参考电压。由带隙电压电路产生的带隙电压可以提供给ADC，作为用于待测电压的全量程比较(full scale comparison)的参考电压。

通常，在带隙电压电路中，两个双极结型晶体管(BJT)可以以不同的电流密度工作并产生不同的基极-发射极结电压。这些不同的基极-发射极结电压之间的差值可以具有与绝对温度成正比(PTAT)的依赖性。通过使用由不同BJT产生的这些基极-发射极结电压，可以产生一阶温度无关电压(first order temperature independent voltage)。然而，这种带隙电压电路需要高电源电压(例如，约1.5伏或更高)，占用大面积(例如，由相关联的BJT匹配要求所导致)，并且可能具有由各种相关电路引起的不准确性。因此，有必要和需要提供一种能够提供参考电压的改进方式。

技术实现要素：

在根据本公开的一些实施例中，本实用新型提供了一种用于实现参考电压的产生的集成电路，所述集成电路包括参考电压电路。参考电压电路包括双极结型晶体管(BJT)，其被配置为在时钟周期的第一阶段期间接收第一电流以产生第一基极-发射极结电压；并且在时钟周期的第二阶段期间接收第二电流以产生第二基极-发射极结电压。参考电压电路还包括开关电容电路，其被配置为提供与第一基极-发射极结电压和第二基极-发射极结电压相关联的参考电压。

在一些实施例中，参考电压电路耦合到小于约1.5伏的电源电压。

在一些实施例中，开关电容电路包括：第一电容，其被配置为在第一阶段期间存储与第一基极-发射极结电压相关联的第一电荷；和第二电容，其被配置为在第二阶段期间存储与第一和第二基极-发射极结电压之间的差值相关联的第二电荷。在时钟周期的第三阶段期间，第一电荷和第二电荷在第一和第二电容之间重新分布。

在一些实施例中，参考电压电路包括具有第一输入、第二输入和输出的运算放大器。运算放大器的第一输入耦合到第一电容，运算放大器的第二输入耦合到第二电容。运算放大器的输出提供参考电压(也称为真参考电压(true reference voltage))的缓冲版本。在时钟周期的第三阶段期间，在运算放大器的正向输入产生真参考电压。运算放大器被配置为单位增益缓冲器，使得真参考电压的缓冲版本出现在放大器输出的输出上。在一些实施例中，真参考电压的缓冲版本包括与运算放大器相关联的缓冲误差。

在一些实施例中，参考电压等于或小于约1.2伏特的带隙电压。

在一些实施例中，参考电压电路包括耦合到第一电容的分数控制电路。分数控制电路被配置为确定参考电压与带隙电压的比率。

在一些实施例中，分数控制电路包括一个或多个分数控制电容，每个分数控制电容耦合到分数控制开关。分数控制电路被配置为接收分数控制信号。每个分数控制开关由分数控制信号的一位控制。

在一些实施例中，参考电压是一阶温度无关的。

在一些实施例中，集成电路包括具有第一输入、第二输入和第一输出的模拟-数字转换器(ADC)。ADC的第一输入被配置为接收模拟电压信号。ADC的第二输入被配置为接收参考电压。ADC的第一输出提供对应于模拟电压信号的数字信号。

在一些实施例中，ADC包括向分数控制电路提供分数控制信号的第二输出。

在根据本公开的一些实施例中，一种方法包括：在时钟周期的第一阶段期间通过双极结晶体管(BJT)接收第一电流以产生第一基极-发射极结电压；在时钟周期的第二阶段期间通过BJT接收第二电流以产生第二基极-发射极结电压；以及通过开关电容电路提供与所述第一基极-发射极结电压和所述第二基极-发射极结电压相关联的参考电压。

在一些实施例中，该方法包括接收小于约1.5伏的电源电压。

在一些实施例中，提供与第一基极-发射极结电压和第二基极-发射极结电压相关联的参考电压包括：由开关电容电路的第一电容在第一阶段期间存储与第一基极-发射极结电压相关联的第一电荷；由开关电容电路的第二电容在第二阶段期间存储与第一和第二基极-发射极结电压之间的差值相关联的第二电荷；以及在时钟周期的第三阶段期间，在第一和第二电容之间重新分配第一电荷和第二电荷。

在一些实施例中，该方法包括将第一电容耦合到运算放大器的第一输入；将第二电容耦合到运算放大器的第二输入；以及使用运算放大器的输出提供参考电压。

在一些实施例中，该方法包括使用耦合到第一电容的分数控制电路来确定参考电压与带隙电压的比率。

在一些实施例中，该方法包括通过分数控制电路接收分数控制信号。分数控制电路包括一个或多个分数控制电容，每个分数控制电容耦合到分数控制开关。每个分数控制开关由分数控制信号的一位控制。

在一些实施例中，该方法包括向模数转换器(ADC)的第一输入提供模拟信号；将参考电压提供给ADC的第二输入；并且通过ADC的第一输出产生对应于模拟信号的数字信号。

在一些实施例中，该方法包括通过分数控制电路从ADC接收分数控制信号。

通过阅读以下详细描述和附图，其他方面和特征将是显而易见的。

附图说明

图1根据本公开的一些实施例示出了用于IC的示例性架构的框图；

图2根据本公开的一些实施例示出了用于产生参考电压的方法的流程图；

图3根据本公开的一些实施例示出了示例性参考电压电路的框图；

图4根据本公开的一些实施例示出了示例性参考电压电路的框图；

图5A根据本公开的一些实施例示出了示例性参考电压电路的框图；

图5B、5C和5D根据本公开的一些实施例示出了图5A的示例性参考电压电路的性能；

图6根据本公开的一些实施例示出了示例性参考电压电路的框图；

图7根据本公开的一些实施例示出了示例性参考电压电路的框图；

图8根据本公开的一些实施例示出了示例性模拟-数字转换器(ADC)的框图；

图9根据本公开的一些实施例示出了示例性模拟-数字转换器(ADC)的框图；

图10根据本公开的一些实施例示出了示例性模拟-数字转换器(ADC)的框图。

具体实施方式

下面参照附图描述各种实施例，附图中示出了示例性实施例。然而，所要求保护的实用新型可以以不同的形式实施，并且不应被解释为只限于本文所阐述的实施例。相同或相似的附图标记始终表示相同或相似的元件。因此，对于各个图的描述，不再详细描述相同或相似的元件。还应注意，附图仅旨在便于对实施例的描述。它们不旨在作为对所要求保护的实用新型的详尽描述或作为对所要求保护的实用新型的范围的限制。此外，所示的实施例不需要具有给出的所有方面或优点。结合特定实施例描述的一方面或优点不一定限于该实施例，而是可以在任何其他实施例中实施，即使并不是如此示出或者不是如此明确地描述。特征，功能和优点可以在各种实施例中独立实现，或者可以在其他实施例中组合。

在描述在几个附图中示例性地描绘的示例性实施例之前，提供了一般性介绍以便于进一步理解。为了产生温度无关的电压，可以在不同的阶段将不同的电流注入到双极结型晶体管(BJT)中，从而使用一个BJT产生不同的基极-发射极结电压。这些基极-发射极结电压的加权总和可以提供一阶温度无关电压(也称为约1.2伏的带隙电压)。此外，可以动态地产生具有带隙电压的任何分数(fraction)的参考电压，其可以用于要求根据ADC的输入信号使参考电压相适应的模数转换中(例如在通用仪表ADC中)。

考虑到上面的一般理解，在下面一般性地描述了用于参考电压产生的各种实施例。虽然下面的描述针对通过可配置(或可编程)的硬宏(hard macro)实现的特定示例，但是，可能需要参考电压的其他应用(例如，用软件实现)也可以从本文所描述的公开内容中受益。

因为上述实施例中的一个或多个都使用特定类型的IC来示出，所以下面提供这种IC的详细描述。然而，应当理解，其他类型的IC也可以从本文所述的一个或多个实施例中受益。

可编程逻辑器件(“PLD”)是一种众所周知的集成电路，其可被编程来执行指定逻辑功能。PLD中的一种类型，现场可编程门阵列(“FPGA”)，通常包括可编程单元块(tile)阵列。这些可编程单元块可以包括例如输入/输出块(“IOB”)，可配置逻辑块(“CLB”)，专用随机存取存储块(“BRAM”)，乘法器，数字信号处理块(“DSP”)，处理器，时钟管理器，延迟锁定回路(“DLL”)等等。如本文所用，“包括”是指包括但并不限于。

每个可编程单元块通常包括可编程互连和可编程逻辑两者。可编程互连通常包括通过可编程互连点(“PIP”)互连的大量不同长度的互连线。可编程逻辑使用可编程元件来实现用户设计的逻辑，可编程元件可以包括例如函数发生器，寄存器，算术逻辑等。

可编程互连和可编程逻辑通常通过将配置数据流加载到内部配置存储器单元来被编程，内部配置存储器单元定义如何配置可编程元件。配置数据可以从存储器(例如，从外部PROM)被读取或通过外部设备被写入到FPGA。然后，各个存储器单元的集体状态决定了FPGA的功能。

另一种类型的PLD是复杂可编程逻辑器件，或也叫CPLD。CPLD包括两个或多个连接在一起的“功能块”，并它们通过互连开关矩阵连接到输入/输出(“I/O”)资源。CPLD的每个功能块都包括两级AND/OR结构，其与在可编程逻辑阵列(“PLA”)和可编程阵列逻辑(“PAL”)器件中使用的那些相似。在CPLD中，配置数据通常存储在非易失性存储器中。在一些CPLD中，配置数据存储在非易失性存储器中，然后作为初始配置(编程)序列的一部分被下载到易失性存储器。

通常，这些可编程逻辑器件(“PLD”)中的每一个，器件的功能由为此目的而提供给器件的配置数据控制。配置数据可以存储在易失性存储器(例如，在FPGA和一些CPLD中常见的静态存储器单元)、非易失性存储器(例如，在一些CPLD中的FLASH存储器)或任何其它类型的存储器单元中。

其他PLD通过应用处理层(例如金属层)来进行编程，处理层可编程地互连该器件上的各种元件。这些PLD被称为掩模可编程器件。PLD也可以以其他方式实现，例如使用熔丝或反熔丝技术。术语“PLD”和“可编程逻辑器件”包括但不限于这些示例性器件，同样也包含仅部分可编程的器件。例如，一种类型的PLD包括硬编码晶体管逻辑和可编程开关结构(switch fabric)的组合，该可编程开关结构可编程地将硬编码晶体管逻辑互连。

如上所述，先进的FPGA可以包括呈阵列的几种不同类型的可编程逻辑块。例如，图1示出了示例性FPGA架构100。FPGA架构100包括大量不同的可编程单元块，其包括了多千兆位收发器(“MGT”)101，可配置逻辑块(“CLB”)102，随机存取存储器块(“BRAM”)103，输入/输出块(“IOB”)104，配置和时钟逻辑(“CONFIG/CLOCKS”)105，数字信号处理块(“DSP”)106，专用输入/输出块(“I/O”)107(例如，配置端口和时钟端口)以及诸如数字时钟管理器，模数转换器，系统监视逻辑等的其他可编程逻辑108。一些FPGA还包括专用处理器块(“PROC”)110。

在一些FPGA中，每个可编程单元块可以包括至少一个可编程互连元件(“INT”)111，其具有到相同单元块内的可编程逻辑元件的输入和输出端子120的连接，如图1顶部所包括的示例所示。每个可编程互连元件111还可以包括连接到在同一单元块或其它单元块中的相邻可编程互连元件的互连段(segment)122。每个可编程互连元件111还可以包括到逻辑块(未示出)之间的通用布线资源(routing resource)的互连段124的连接。通用布线资源可以包括逻辑块(未示出)之间的布线通道，这些逻辑块包括互连段(例如，互连段124)的路径和用于连接互连段的开关块(未示出)。通用布线资源的互连段(例如，互连段124)可以跨越一个或多个逻辑块。与通用布线资源一起使用的可编程互连元件111为所示的FPGA实现可编程互连结构(“可编程互连”)。

在示例性实施中，CLB 102可以包括可编程以实现用户逻辑的可配置逻辑元件

(“CLE”)112，加上单个可编程互连元件(“INT”)111。BRAM 103可以包括BRAM逻辑元件(“BRL”)113以及一个或多个可编程互连元件。通常，包括在单元块中的互连元件的数量取决于单元块的高度。在所示示例中，BRAM单元块具有与五个CLB相同的高度，但是也可以是其他数量(例如，四个)。除了适当数量的可编程互连元件之外，DSP单元块106还可以包括DSP逻辑元件(“DSPL”)114。除了可编程互连元件111的一个实例之外，IOB 104可以包括，例如，输入/输出逻辑元件(“IOL”)115的两个实例。本领域技术人员将将可以理解，例如，连接到I/O逻辑元件115的实际的I/O焊盘通常不局限于输入/输出逻辑元件115的区域。

在图1的示例中，在管芯的中心附近(例如，由图1所示的区域105,107和108形成)的区域(水平地示出)可用于配置、时钟和其他控制逻辑。可以使用从该水平区域延伸的纵列(column)109(垂直示出)或其他纵列来穿过FPGA的宽度分布时钟和配置信号。

使用图1所示的架构的一些FPGA包括额外的逻辑块，其破坏构成FPGA的大部分的常规纵列结构。附加逻辑块可以是可编程块和/或专用逻辑。例如，PROC 110跨越几个CLB和BRAM纵列。PROC 110可以包括从单个微处理器到微处理器、存储器控制器、外围设备等的完整可编程处理系统范围内的各种组件。

在一个方面，PROC 110被实现为专用电路，例如为硬连线(hard-wired)处理器，其被制造为实现IC的可编程电路的管芯的一部分。PROC 110可以表示各种不同处理器类型和/或系统，其具有从单个处理器(例如，能够执行程序代码的单个核心)到具有一个或多个核心、模块、协处理器、接口等的整个处理器系统的复杂度。

在另一方面，在架构100中省略了PROC 110，并且可以用所描述的可编程块的其他变形中的一个或多个代替。此外，这种块可以用于形成“软处理器”，其中可以使用各种可编程电路块来形成可以执行程序代码的处理器，如PROC 110的情况。

短语“可编程电路”可以指IC内的可编程电路元件，例如本文所述的各种可编程或可配置电路块或单元块，以及根据加载到IC中的配置数据选择性地耦合各种电路块、单元块和/或元件的互连电路。例如，图1示出的诸如CLB 102和BRAM 103之类的在PROC 110外部的部分可以被认为是IC的可编程电路。

在一些实施例中，直到配置数据被加载到IC中，才建立可编程电路的功能和连接。一组配置数据可被用于对诸如FPGA的IC的可编程电路进行编程。在某些情况下，该配置数据被称为“配置比特流”。通常，在没有首先将配置比特流加载到IC中的情况下，可编程电路是不可操作的或无功能的。配置比特流有效地在可编程电路内实现或实例化特定电路设计。该电路设计指定例如可编程电路块的功能方面和各种可编程电路块之间的物理连接。

在一些实施例中，“硬连线”或“硬化”(即不可编程)的电路作为IC的一部分被制造。与可编程电路不同，硬连线电路或电路块并不是在IC制造之后通过加载配置比特流来实现的。硬连线电路通常被认为具有专用电路块和互连，例如在没有首先将配置比特流加载到IC中的情况下，其是具有功能的，例如PROC 110。

在一些情况下，根据存储在IC内的一个或多个存储器元件中的寄存器设置或值，硬连线电路可以具有一个或多个可设置或选择的操作模式。例如，可以通过将配置比特流加载到IC来设置操作模式。尽管具有这种能力，但因为硬连线电路当作为IC的一部分被制造时是可操作的并且具有特定的功能，因此硬连线电路并不被认为是可编程电路。

图1旨在说明可用于实现包括可编程电路(例如可编程结构)的IC的示例性架构。例如，行中的逻辑块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑块的类型、逻辑块的相对大小、以及包括在图1的顶部的互连/逻辑实现仅仅是示范性的。例如，在实际的IC中，通常在CLB出现的地方包括多于一个相邻行的CLB，以便于用户逻辑的有效实现，但是相邻CLB行的数量随着IC的总体尺寸而变化。此外，图1的FPGA示出了可以采用本文所描述的互连电路示例的可编程IC的一个示例。本文描述的互连电路可以用于其他类型的可编程IC，例如复杂可编程逻辑器件(CPLD)或具有用于选择性地耦合逻辑元件的可编程互连结构的任何类型的可编程IC。

需要注意的是，可以实现参考电压的产生的IC不限于图1所示的示例性IC，具有其他配置的IC、或其他类型的IC也可以实现参考电压的产生。

参考图2，其示出了用于产生参考电压的方法150。参考图2和图3，方法150在框152处开始，其中在时钟周期的第一阶段(phase)期间将第一电流注入到双极结型晶体管(BJT)中，并且产生第一基极-发射极结电压。参考图3，其示出了在框152处操作的参考电压电路200。如图3的示例所示，参考电压电路200接收电源电压(Vdda)201，以支持参考电压电路200的各个部件(例如，支持运算放大器218，向BJT 210提供不同的电流)。在各种实施例中，Vdda 201可以小于1.5V。在一个示例中，Vdda 201小于约1.2V(例如，等于或小于约0.9V)。由于在电荷域(charge domain)中执行了实现温度无关的再分配过程，因此可以实现这种较低的电源电压Vdda 201。在一些实施例中，电源电压Vdda 201依赖于设计参数(例如，BJT 210所需的基极-发射极电压、电流源202和204和/或运算放大器218所需的电压余量(headroom))、工艺条件和/或温度。在一个示例中，BJT 210所需的基极-发射极电压在约0.4V至约0.7V之间，并且电流源202和204和/或运算放大器218的电压余量在约0.1V至0.2V之间。在这样的示例中，通过将所需的基极-发射极电压的最大值(例如约0.7V)和所需的电压余量的最大值(例如约0.2V)相加以确定Vdda 201约为0.9V。

参考电压电路200包括双极结型晶体管(BJT)210。在一个示例中，BJT 210被配置为二极管(例如，通过连接BJT的基极和集电极)。BJT 210连接到开关206(S1)和208(S2)。通过改变开关206和208的状态，不同的电流可以在不同的阶段期间被注入到BJT210中。如图3所示，在框152处，开关206接通并且开关208断开。这样，第一电流202(I1)被注入到BJT 210中。在框152处，BJT 210具有第一基极-发射极结电压Vbe1。

在一些实施例中，BJT 210的基极连接到开关212(S_divb)。开关212连接到开关216(S3)，开关216连接到第一电容222的第一端。在框152，两个开关212和216都导通，从而以第一基极-发射极结电压Vbe1对具有电容值C的第一电容222充电。存储在第一电容222中的电荷为C*Vbe1。在框152，运算放大器218的缓冲器配置确保运算放大器218的寄生电容也被充电到Vbe1。

在一些实施例中，第一电容222的第一端耦合到运算放大器218的正向输入232。在下面详细描述的后续步骤中，在时钟周期的第三阶段期间在运算放大器218的正向输入232处产生参考电压。在后续步骤中在正向输入232处提供的参考电压可以等于带隙电压(例如，约1.2V)或者是带隙电压的分数(fraction)并可以被称为分数带隙电压(fractional bandgap voltage)。在一些实施例中，运算放大器218可以被配置为单位增益缓冲器，使得可以在运算放大器218的输出220(Vout)处提供正向输入232的参考电压的缓冲版本。在一些示例中，在输出220处提供的参考电压的缓冲版本可能包括由运算放大器218产生的缓冲误差。在一些实施例中，在后续步骤中在输出220处提供的缓冲的参考电压可以等于带隙电压(例如，约1.2V)或者是带隙电压的分数，并且可以称为分数带隙电压220或参考电压220。

在一些实施例中，运算放大器218的负向输入234耦合到第二电容214的第一端子。第二电容214可具有电容值α*C。可以通过选择电容比α为参考电压获得一阶温度无关性，该参考电压在后续步骤中将在运算放大器218的输出220处提供。在一些实施例中，电容比α在约9和10之间。在一个示例中，电容比α约为9.7。

在一些实施例中，参考电压电路200包括分数控制电路230，其可用于在后续步骤中控制参考电压220与带隙电压之间的比率，这将在下面详细描述。在一些实施例中，在参考电压电路200中可以省略这种分数控制电路。如图3所示，分数控制电路230包括具有电容值(β-1)*C的电容226。在一个示例中，β具有等于2的值，并且电容226具有电容值C。在框152处，开关228接通，使得电容226的两端被连接。在这个阶段，开关224断开，并且第一电容222不连接到分数控制电路230。

参考图2和图4，方法150进行到框154，其中在时钟周期的第二阶段期间在BJT中注入第二电流，并且产生第二基极-发射极结电压。参考图4的示例，在框154处，开关206、208和216的状态改变。在框154，开关206断开，并且开关208导通，使得第二电流204(I2)被注入到BJT 210中。在一些实施例中，I1:I2的比为1:M，其中M为正整数，其被挑选用于获得参考电压的一阶温度无关性。在块154，BJT 210具有第二基极-发射极电压Vbe2，其中电压ΔVbe是Vbe1和Vbe2之间的差。

在一些示例中，ΔVbe与绝对温度成正比(PTAT)。第一基极-发射极电压Vbe1可以与绝对温度互补(CTAT)(与绝对温度成反比)，其中当温度升高时，Vbe1以-2mV/K下降。因此，PTATΔVbe连同电容比α和偏置电流比1:M可以用于补偿CTAT Vbe1。在一个例子中，电容比α和偏置电流比1:M满足下列公式：α*ln(M)*PTATΔVbe slope＝CTAT Vbe1slope，其中PTATΔVbe slope为ΔVbe相对于温度的斜率，CTAT Vbe1slope为Vbe1相对于温度的斜率。

在框154，开关212保持接通，而开关216断开。这样，BJT 210的基极耦合到第二电容214的第二端。在框154，运算放大器218的缓冲器配置确保运算放大器218的寄生电容也被充电到Vbe1。在这样的实施例中，第二电容214以电压ΔVbe被充电，其为Vbe1和Vbe2之间的差。存储在第二电容214中的电荷为α*C*ΔVbe。

在框154，开关224保持关断，使得第一电容222的第一端不连接到分数控制电路230。开关228保持接通，使得电容226的两个端保持连接。

参考图2、5A、5B、5C和5D，方法150进行到方框156，其中在时钟周期的第三阶段期间，重新分配第一电容和第二电容中存储的电荷，从而在运算放大器218的正向输入232处产生所需的参考电压。运算放大器218的Vout 220可以提供正向输入232的该参考电压的缓冲版本。在各种实施例中，取决于使用该参考电压的应用电路的应用，来确定是直接使用在正向输入232处提供的参考电压，或者使用在Vout 220处提供的缓冲参考电压(例如，由于负载效应)。直接在正向输入232处提供的参考电压可以产生更精确的参考电压，而在Vout 220处提供的缓冲参考电压可能具有由运算放大器218引入的额外的缓冲器误差。

在一些实施例中，应用电路(例如，ADC)使用在正输入端232处提供的更准确的参考电压Vx2作为参考电压。在这样的实施例中，在第一和第二电容中存储的电荷的再分配完成(例如，在时钟周期的第三阶段之后)并且在正输入端232处提供期望的参考电压之后，运算放大器218可以用作除了参考电压电路200之外的电路的一部分。换句话说，不同的电路可以共享运算放大器218。在一个示例中，在第一时间段期间，运算放大器218可以执行与参考电压电路200相关联的第一功能(例如，执行辅助操作以辅助生成参考电压)。在与第一时间段不同的第二时间段期间，运算放大器218可以执行与不同电路(例如，缓冲器、滤波器、振荡器、电压比较器和/或用运算放大器实现的任何其它电路)相关联的第二功能。运算放大器218在不同电路之间的这种共享提高了面积效率并引起成本节约。

在一些实施例中，应用电路使用在Vout 220处提供的缓冲参考电压作为参考电压。在这样的实施例中，与运算放大器218相关联的缓冲器误差可以在该应用电路的误差预算内被最小化。

在图5A的示例中，在框156处，在时钟周期的第三阶段期间，开关208、212、216、224和228的状态改变。在一些示例中，在框156处，开关208和212都断开，使得BJT 210既不耦合到第一电容222也不耦合到第二电容214。在一些示例中，开关216接通，使得第二电容214的第二端耦合到第一电容222的第一端。开关228断开，并且开关224导通，使得第一电容222耦合到分数控制电路230。在图5A的示例中，第一电容222并联耦合到分数控制电路230的电容226。

在一些实施例中，在框152的第一阶段和在框154的第二阶段期间存储在第一电容222和第二电容214中的电荷Q重新分配到第一电容222、第二电容214和分数控制电路230中的电容(例如，电容226)。在图5A所示的示例中，电容226具有电容值(β-1)*C。在再分配之前存储在第一电容222和第二电容214中的电荷Q可以表示如下：

Q＝α*C*ΔVbe+C*Vbe1. (1)

在再分配之后，存储在第一电容222，第二电容214和分数控制电路230的电容(例如电容226)中的电荷Q可以表示如下：

Q＝(C+(β-1)*C)*Vx1+α*C*(Vx1-Vx2), (2)

其中C是第一电容222的电容值，(β-1)*C是分数控制电路230的电容的电容值，α*C是第二电容214的电容值，Vx1是在运算放大器218的正向输入232处的电压，Vx2是运算放大器218的负向输入234处的电压。

通过组合等式(1)和(2)提供了以下等式：

α*C*ΔVbe+C*Vbe1＝(C+(β-1)*C)*Vx1+α*C*(Vx1-Vx2). (3)

在一些实施例中，Vx1和Vx2之间的差可能取决于参考电压的精度要求。在一些实施例中，Vx1和Vx2基本相同(例如，通过在运算放大器218中实现高开环增益、低偏移和/或自动调零技术)。换句话说，在这样的实施例中，Vx1和Vx2具有基本上相同的值，并且可以被称为Vx。因此，等式(3)可以重写如下：

α*C*ΔVbe+C*Vbe1＝β*C*Vx.

Vout 220和Vx可以表示为：

Vout＝Vx＝1/β*(Vbe1+α*ΔVbe),

其中Vbe1+α*ΔVbe具有大约带隙电压(例如，1.2V)的值，并且1/β是分数带隙电压Vout的分数。

在一些实施例中，参考电压电路200不包括分数控制电路230(例如，β＝1)。在这样的实施例中，参考电压220可以表示为Vbe1+α*ΔVbe，其为约1.2伏特的带隙电压。

如图5A所示，在一些实施例中，参考电压电路200包括分数控制电路230(例如，β>1)。在这样的实施例中，参考电压220可以是带隙电压的分数(例如，1/β)，并且可以被称为分数带隙电压220。可以选择电容比β以确定参考电压220和带隙电压(例如，约1.2伏特)之间的比率(分数)，其可以根据系统架构要求(例如，通用ADC满量程要求)来确定。在一些实例中，β在大约1至大约200之间(例如，1.125、10、100)。在一个示例中，电容226具有与第一电容222的电容值C相同的电容值，并且β等于2。在该示例中，参考电压约为0.6伏，约为带隙电压的一半。

参考图5B、5C和5D的示例，可以基于由参考电压电路提供的参考电压(例如，Vx2或缓冲参考电压Vout)的所需范围来选择β的值。参考图5B，其示出了作为温度的函数的参考电压电路200的参考电压Vx2的示例。在图5B的具体示例中，电容比α选择为约9.7，电容比β选择为约1.125。如图5B所示，参考电压Vx2具有一阶温度无关性。例如，当温度在约50℃至80℃之间时，参考电压Vx2约为1.088V。对于另外的例子，当温度在约80℃至98℃之间时，参考电压Vx2 220约为1.087V。

在一些实施例中，可以选择较高的β以提供较小的参考电压。参考图5C的示例，其示出了参考电压作为温度的函数的曲线，其中β值约为10。如图5C所示，参考电压Vx2在约111.8mV至约112.2mV之间的范围内。参考图5D的示例，其示出了参考电压作为温度的函数的曲线，其中β值约为100。如图5D所示，参考电压在约12.19mV至约12.23mV之间的范围内。在一些示例中，仔细的进行运算放大器的低噪声设计可以使得电容比β具有甚至更高的值(例如，高于100)。在一些示例中，采样输出参考电压可能会使噪声要求降低。

需要注意的是，尽管图3、4、5A、5B、5C和5D示出了将不同的电流注入到相同的二极管中以产生不同的基极-发射极电压，但是在一些实施例中，相同的电流可以被注入两个不同的BJT(例如，具有发射极面积比1:M)以产生不同的基极-发射极电压，其可用于产生带隙参考电压。在这样的实施例中，也可以使用与图3、4、5A、5B、5C和5D的分数控制电路230基本上类似的分数控制电路，以产生带隙参考电压的分数。

参考图6和图7，在一些实施例中，参考电压电路200接收用于控制分数带隙电压的分数的分数控制信号。参考图6，参考电压电路200可以在第一输入接收Vdda 201，在第二输入接收时钟信号504(fclk)和在第三输入接收分数控制信号506。参考电压电路200在输出提供分数带隙电压220。在一些实施例中，参考电压电路200可以用作数模转换器(DAC)。例如，基于数字分数控制信号506(例如，定义1/n的分数，其中n是正整数)，在分数带隙电压220处产生并提供等效模拟电压。分数带隙电压220可以具有约Vbg/n的值，其中Vbg是约1.2V的带隙电压，并且可以使用由分数控制信号506控制的一元电容阵列来产生。

参考图7，在一些实施例中，分数控制信号506被提供给分数控制电路230，用于控制分数控制电路230的电容值，从而控制分数带隙电压220的分数。在图7所示的示例中，分数控制电路230包括并联配置的电容226-1、……、226-i、……、226-n，其中n为正整数。每个电容226-i具有电容值(β-1)*C/n，并且耦合到开关。开关由n比特分数控制信号506的一位控制。

在一个示例中，所有耦合到电容226-1、……、226-i、……、226-n的开关根据分数控制信号506被导通。在这样的示例中，分数为1/β，参考电压220为带隙电压的约1/β。在另一示例中，所有耦合到电容226-1、……、226-i、……、226-n的开关根据分数控制信号506被关断。在这样的示例中，参考电压220等于带隙电压。在又一示例中，N个耦合到电容226-1、……、226-i、……、226-n的开关根据分数控制信号被导通，其中N是0和n之间的整数。在这种示例中，参考电压220约为带隙电压的1/(1+(β-1)*N/n)。因此，在图7的实施例中，可以控制分数控制信号506，使得分数带隙电压和带隙电压之间的比率(分数)在约1/β和1之间。在一个示例中，分数的分辨率和/或选择可以通过增加分数控制电路230的并联电容的数量n来增加。

在一些实施例中，图7的电路200可以用作数模转换器(DAC)。例如，基于限定了在约1/β和1之间分数的数字分数控制信号506，在输出220处产生并提供相等的模拟电压，其中相等的模拟电压具有带隙电压(例如，约1.2V)的分数的值(例如，约1/β和1之间)。可以通过使用数字分数控制信号506控制电容阵列226-1、……、226-i、……、226-n以及相关的开关来产生该等效模拟电压。

参考图8、9和10，参考电压电路200可用于各种应用中，包括例如通用离散ADC系统，通用连续ADC系统和需要动态参考电压信号的仪表(低频)ADC系统。

参考图8的示例，其示出了包括离散时间ADC 802的离散时间ADC系统800。离散时间ADC 802可以是各种类型的离散时间ADC(例如，通用ADC、ΣΔADC、循环ADC)。离散时间ADC 802在其输入端Vin处接收输入模拟电压信号804，并在其输入Vref处从参考电压电路200接收参考电压信号220。离散时间ADC 802使用参考电压信号220来产生表示输入模拟电压信号804的数字信号806。

参考图9的示例，示出了包括连续时间ADC 902的连续时间ADC系统900。连续时间ADC 902可以是各种类型的连续时间ADC(例如，通用ADC、ΣΔADC、循环ADC)。连续时间ADC 902在其输入端Vin处接收输入模拟电压信号903。

在一些实施例中，连续时间ADC系统900从参考电压电路200接收参考电压信号220。参考电压信号220可以通过开关912耦合到电容904和缓冲器906，并且用于产生多个参考电压，包括例如Vrefp 914、Vrefn 916和Vrefcm 918。在一些示例中，Vrefp 914和Vrefn 916之间的范围可以表示连续时间ADC 902的满量程范围。电压Vrefcm 918可以设置为处于Vrefp 914和Vrefn 916之间的共模电压，例如在约(Vrefp 914+Vrefn 916)/2的电压。连续时间ADC 902使用参考电压信号Vrefp 914、Vrefn 916和Vrefcm 918来产生表示输入模拟电压信号903的数字信号910。

参考图10，其中示出了使用动态参考电压信号的仪表ADC系统1000。仪表ADC系统1000包括ADC 1002，其可以是各种类型的ADC(例如，通用ADC、ΣΔADC、循环ADC)。ADC 1002在其输入Vin处接收具有低频的输入模拟电压信号1004，并且在其输入Vref处从参考电压电路200接收参考电压信号220(也称为分数带隙电压220)。ADC 1002提供数字分数控制信号506，其基于在输入Vin处接收的输入模拟电压信号1004而被确定。在一些实施例中，ADC 1002选择数字分数控制信号506，使得由所选择的数字分数控制信号506控制的参考电压信号220，在所有可能的数字分数控制信号选择中最接近输入模拟电压信号1004(例如，使用二元或一元搜索机制)。通过使用接近输入模拟电压信号1004的参考电压信号220，可以增加ADC 1002的动态范围使用。数字分数控制信号506可用于控制分数带隙电压220的分数(例如，通过控制分数控制电路230的电容)，从而将参考电压信号220控制在输入模拟电压信号1004的小窗口内。ADC 1002使用参考电压信号220来产生表示输入模拟电压信号1004的数字信号1006。

需要注意的是，图2-10中所示的各种配置(例如，I1、I2、M、C、Vdda、n、N、α、β、ADC的配置)仅是示例性的，并且不旨在限制在以下权利要求中具体叙述的内容。本领域技术人员将理解，也可以使用其他配置。

在本公开的各种应用中可以存在各种优点。所有实施例不需要特定的优点，并且不同的实施例可以提供不同的优点。在一些实施例中的优点之一是，通过在时钟周期的不同阶段将不同的电流注入到BJT中，可以使用包括此BJT的参考电压电路来产生与温度无关的参考电压。这节省了参考电压电路的面积，降低了电源电压，并减少了由于组件不匹配导致的不精确度。在一些实施例中的另一个优点是，参考电压电路使用开关电容电路技术来产生参考电压，因为在深亚微米技术中的电容比率可以被很好地匹配，这进一步提高了精度。另一个优点是，使用单个拓扑来产生带隙电压的任何分数。该分数可以动态地由分数控制信号数字地控制。这在模数转换(例如在通用仪表ADC中)要求根据ADC的输入信号调整参考电压时尤其有用。

虽然已经示出和描述了特定实施例，但是应当理解，其并不意图将所要求保护的实用新型限制于优选实施例，并且对于本领域技术人员来说显而易见的是可以进行各种改变和修改，而不超出所要求保护的实用新型的精神和范围。因此，说明书和附图被认为是说明性的而不是限制性的。所要求保护的实用新型旨在涵盖各种替代、修改和等效。