一种低噪声的带隙基准电压源的制作方法

本发明涉及模拟电路技术领域，特别涉及一种低噪声的带隙基准电压源。

背景技术：

通常来说，带隙基准电压是由正温度系数(ptat)电压和负温度系数(ctat)电压相加而得的、与温度无关的电压值。其中ctat电压是由以二极管连接方式的三极管be结电压所产生的，记为vbe；ptat电压是由两个不同电流密度的三极管的be结压差所产生的，记为δvbe；带隙基准电压值vref就是ptat电压和ctat电压之和，用数学式表示为vref＝vbe+δvbe。

图1所示为一种传统的带隙基准电压源电路，包含偏置电路110，δvbe产生电路120，误差放大器105，电阻r11、r12、r13、r15和npn三极管q13。误差放大器105的正输入端与电阻r12的第一输入端相连，负输入端与电阻r11的第一输入端相连，误差放大器105的输出端与电阻r11的第二输入端、电阻r12的第二输入端和电阻r13的第二输入端相连，作为基准电压vref输出，npn三极管q13的基极与集电极短接形成二极管形式，并与电阻r15的第二输入端相连，npn三极管q13的发射极接地。误差放大器105与δvbe产生电路120构成闭环回路，使输出基准电压vref稳定。

所述偏置电路110包含pnp三极管q18、q17，电阻r16，npn三极管q15、q16、q19。pnp三极管q18的发射极连接电源电压vdd，pnp三极管q18的基极接偏置电压vb，pnp三极管q18的集电极连接npn三极管q16的集电极和基极，npn三极管q16的发射极接地。npn三极管q15的基极与npn三极管q16的集电极和基极相连，npn三极管q15的集电极与电阻r16的第二输入端和npn三极管q19的基极相连，npn三极管q15的发射极接地。电阻r16的第一输入端与pnp三极管q17的集电极相连，pnp三极管q17的基极接偏置电压vb，pnp三极管q17的发射极连接电源电压vdd，npn三极管q19的集电极连接电源电压vdd，npn三极管q19的发射极接基准电压vref。偏置电路110的作用是给r11、r12和r13支路提供偏置电流。

所述δvbe产生电路120包含npn三极管q20、q12、q14和电阻r14，npn三极管q20的集电极与误差放大器105的负输入端相连，npn三极管q1的基极与电阻r14的第一输入端相连，npn三极管q20的发射极和npn三极管q12的发射极一起与npn三极管q14的集电极相连，npn三极管q12的集电极与误差放大器105的正输入端相连，npn三极管q12的基极与电阻r14的第二输入端相连，npn三极管q14的基极与npn三极管q15、q16的基极互连，npn三极管q14的发射极接地。δvbe产生电路120的作用是产生一个正温度系数的δvbe值。

根据δvbe的计算方式，δvbe＝vt*ln(j2/j1)，vt是三极管热电压，vt＝kt/q，k为波耳兹曼常数，t为热力学温度，即绝对温度，q为电子电荷；j1和j2分别为npn三极管q20和q12的电流密度，该电流密度取决于三极管q20、q12的发射极面积(a1、a2)以及流过该两个晶体管的电流(i1、i2)，因此，j2/j1＝(i2*a1)/(i1*a2)。当三极管q20、q12的电流相同时，则δvbe的值仅与该两个晶体管发射极面积相关，表示为δvbe＝vt*ln(a1/a2)。在图1中，npn三极管q20和q12的发射极面积之比为m:1，所以基准电压值可表示为：vref＝[1+(r3+r5)/r4]*vt*ln(m)+vbe3，其中，vbe3是npn三极管q13的be结电压。

从上式中可以看出，要想得到一个较大的δvbe，就需增大npn三极管q20的发射极面积，从而芯片面积也增大了。例如，对于一个高性能的带隙基准电压，25℃下的δvbe值约为108mv左右，这就需要npn三极管q20和q12的发射极面积之比为64:1，共65个npn三极管，大大增加了芯片面积，同时也带来了更大的噪声。

技术实现要素：

本发明的目的在于提供一种低噪声的带隙基准电压源，以解决传统的带隙基准电压源为获得高性能而增大芯片面积、且同时带来噪声大的问题。

为解决上述技术问题，本发明提供一种低噪声的带隙基准电压源，包括偏置电路，还包括：三级层叠δvbe产生电路和误差放大器；其中，

三级层叠δvbe产生电路包括第一级层叠δvbe产生电路、第二级层叠δvbe产生电路和第三级层叠δvbe产生电路，每一级层叠δvbe产生电路分别产生一个正温度系数电压，所述误差放大器与每一级层叠δvbe产生电路构成闭环负反馈，三级层叠δvbe产生电路所产生的正温度系数电压之和即为带隙基准电压源的正温度系数δvbe。

可选的，所述第一级层叠δvbe产生电路包括npn三极管q1a、q2a、q4和电阻r4a；其中，

npn三极管q1a的集电极与所述误差放大器的负输入端相连，npn三极管q1a的基极与电阻r4a的第一输入端和电阻r5的第一输入端相连，npn三极管q1a的发射极和npn三极管q2a的发射极一起与npn三极管q4的集电极相连，npn三极管q2a的集电极与所述误差放大器的正输入端相连，npn三极管q2a的基极与电阻r4a的第二输入端相连，npn三极管q4的发射极接地。

可选的，所述第二级层叠δvbe产生电路包含npn三极管q1b、q2b、q10和电阻r4b；其中，

npn三极管q1b的集电极与误差放大器的负输入端相连，npn三极管q1b的基极与电阻r4b的第一输入端和电阻r4a的第二输入端相连，npn三极管q1b的发射极和npn三极管q2b的发射极一起与npn三极管q10的集电极相连，npn三极管q2b的集电极与误差放大器的正输入端相连，npn三极管q2b的基极与电阻r4b的第二输入端相连，npn三极管q10的发射极接地。

可选的，所述第三级层叠δvbe产生电路包含npn三极管q1c、q2c、q11和电阻r4c；其中，

npn三极管q1c的集电极与误差放大器的负输入端相连，npn三极管q1c的基极与电阻r4c的第一输入端和电阻r4b的第二输入端相连，npn三极管q1c的发射极和npn三极管q2c的发射极一起与npn三极管q11的集电极相连，npn三极管q2c的集电极与误差放大器的正输入端相连，npn三极管q2c的基极与电阻r4c的第二输入端相连，npn三极管q11的发射极接地。

可选的，所述偏置电路包括pnp三极管q8、q7，电阻r6，npn三极管q5、q6、q9；其中，

pnp三极管q8的发射极连接电源电压vdd，pnp三极管q8的基极接偏置电压vb，pnp三极管q8的集电极连接npn三极管q6的集电极和基极，npn三极管q6的发射极接地；npn三极管q5的基极与npn三极管q6的集电极和基极相连，npn三极管q5的集电极与电阻r6的第二输入端和npn三极管q9的基极相连，npn三极管q5的发射极接地；电阻r6的第一输入端与pnp三极管q7的集电极相连，pnp三极管q7的基极接偏置电压vb，pnp三极管q7的发射极连接电源电压vdd，npn三极管q9的集电极连接电源电压vdd，npn三极管q9的发射极接基准电压vref。

可选的，所述npn三极管q5、q6的基极与npn三极管q4的基极、npn三极管q10的基极和npn三极管q11的基极互连。

可选的，所述低噪声的带隙基准电压源还包括电阻r1、r2、r3、r5和npn三极管q3；其中，

所述误差放大器的正输入端与电阻r2的第一输入端相连，负输入端与电阻r1的第一输入端相连，所述误差放大器的输出端与所述电阻r1的第二输入端、所述电阻r2的第二输入端和电阻r3的第二输入端相连，作为基准电压vref输出，所述npn三极管q3的基极与集电极短接形成二极管形式，并与电阻r5的第二输入端相连，所述npn三极管q3的发射极接地。

在本发明中提供了一种低噪声的带隙基准电压源，包括偏置电路、三级层叠δvbe产生电路和误差放大器；其中，三级层叠δvbe产生电路包括第一级层叠δvbe产生电路、第二级层叠δvbe产生电路和第三级层叠δvbe产生电路，每一级层叠δvbe产生电路分别产生一个正温度系数电压，所述误差放大器与每一级层叠δvbe产生电路构成闭环负反馈，三级层叠δvbe产生电路所产生的正温度系数电压之和即为带隙基准电压源的正温度系数δvbe。通过子电路层叠方式，可得到一个较大的δvbe，同时又能降低基准噪声和芯片面积。

附图说明

图1是传统的带隙基准电压源电路的结构示意图；

图2是本发明提供的低噪声的带隙基准电压源的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种低噪声的带隙基准电压源作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种低噪声的带隙基准电压源，其结构如图2所示。所述低噪声的带隙基准电压源包括偏置电路210、三级层叠δvbe产生电路和误差放大器205。其中，三级层叠δvbe产生电路包括第一级层叠δvbe产生电路220、第二级层叠δvbe产生电路230和第三级层叠δvbe产生电路240，每一级层叠δvbe产生电路分别产生一个正温度系数电压，所述误差放大器205与每一级层叠δvbe产生电路构成闭环负反馈，三级层叠δvbe产生电路所产生的正温度系数电压之和即为带隙基准电压源的正温度系数δvbe。

具体的，请继续参阅图2。所述第一级层叠δvbe产生电路220包括npn三极管q1a、q2a、q4和电阻r4a；其中，npn三极管q1a的集电极与所述误差放大器205的负输入端相连，npn三极管q1a的基极与电阻r4a的第一输入端和电阻r5的第一输入端相连，npn三极管q1a的发射极和npn三极管q2a的发射极一起与npn三极管q4的集电极相连，npn三极管q2a的集电极与所述误差放大器205的正输入端相连，npn三极管q2a的基极与电阻r4a的第二输入端相连，npn三极管q4的发射极接地。第二级层叠δvbe产生电路230包含npn三极管q1b、q2b、q10和电阻r4b；其中，npn三极管q1b的集电极与误差放大器205的负输入端相连，npn三极管q1b的基极与电阻r4b的第一输入端和电阻r4a的第二输入端相连，npn三极管q1b的发射极和npn三极管q2b的发射极一起与npn三极管q10的集电极相连，npn三极管q2b的集电极与误差放大器205的正输入端相连，npn三极管q2b的基极与电阻r4b的第二输入端相连，npn三极管q10的发射极接地。第三级层叠δvbe产生电路240包含npn三极管q1c、q2c、q11和电阻r4c；其中，npn三极管q1c的集电极与误差放大器205的负输入端相连，npn三极管q1c的基极与电阻r4c的第一输入端和电阻r4b的第二输入端相连，npn三极管q1c的发射极和npn三极管q2c的发射极一起与npn三极管q11的集电极相连，npn三极管q2c的集电极与误差放大器205的正输入端相连，npn三极管q2c的基极与电阻r4c的第二输入端相连，npn三极管q11的发射极接地。

进一步的，所述偏置电路210包括pnp三极管q8、q7，电阻r6，npn三极管q5、q6、q9；其中，pnp三极管q8的发射极连接电源电压vdd，pnp三极管q8的基极接偏置电压vb，pnp三极管q8的集电极连接npn三极管q6的集电极和基极，npn三极管q6的发射极接地；npn三极管q5的基极与npn三极管q6的集电极和基极相连，npn三极管q5的集电极与电阻r6的第二输入端和npn三极管q9的基极相连，npn三极管q5的发射极接地；电阻r6的第一输入端与pnp三极管q7的集电极相连，pnp三极管q7的基极接偏置电压vb，pnp三极管q7的发射极连接电源电压vdd，npn三极管q9的集电极连接电源电压vdd，npn三极管q9的发射极接基准电压vref。npn三极管q5、q6的基极与npn三极管q4的基极、npn三极管q10的基极和npn三极管q11的基极互连。更进一步的，所述低噪声的带隙基准电压源还包括电阻r1、r2、r3、r5和npn三极管q3；其中，所述误差放大器205的正输入端与电阻r2的第一输入端相连，负输入端与电阻r1的第一输入端相连，所述误差放大器的输出端与电阻r1的第二输入端、电阻r2的第二输入端和电阻r3的第二输入端相连，作为基准电压vref输出，npn三极管q3的基极与集电极短接形成二极管形式，并与电阻r5的第二输入端相连，npn三极管q3的发射极接地。

在本实施例中，三级层叠δvbe产生电路220、230、240是完全一样的，具体来说，尾电流源q4、q10和q11是完全一样的；npn三极管q1a和q2a的电流密度比，npn三极管q1b和q2b的电流密度比，以及npn三极管q1c和q2c的电流密度比都是一样的，均为n；电阻r4a、r4b和r4c的阻值也是一样的。从图中可以看出，基准电压vref为：

vref＝vr3+vr4a+vr4b+vr4c+vr5+vbe3＝i1*(r3+r4a+r4b+r4c+r5)+vbe3

其中，vr3是电阻r3两端的电压，vr4a是电阻r4a两端的电压，vr4b是电阻r4b两端的电压，vr4c是电阻r4c两端的电压，vr5是电阻r5两端的电压，vbe3是npn三极管q3的be结电压，i1指流过电阻r3、r4a、r4b、r4c和r5的电流。在三级层叠闭环回路下，可以得到：

(vbe1a+vr4a-vbe2a)+(vbe1b+vr4b-vbe2b)+(vbe1c+vr4c-vbe2c)＝0

其中，vbe1a是npn三极管q1a的be结电压，vbe2a是npn三极管q2a的be结电压，vbe1b是npn三极管q1b的be结电压，vbe2b是npn三极管q2b的be结电压，vbe1c是npn三极管q1c的be结电压，vbe2c是npn三极管q2c的be结电压。

不考虑三极管基极电流的影响，从上式可以得到：

i1＝vt*ln(n³)/(r4a+r4b+r4c)

在上式中，vt是三极管热电压，vt＝kt/q，k为波耳兹曼常数，t为热力学温度，即绝对温度，q为电子电荷，因此，基准电压vref可表示为：

vref＝[1+(r3+r5)/(r4a+r4b+r4c)]*vt*3*ln(n)+vbe3

从上式可以看出，三级层叠后，可获得一个较大的δvbe。例如，获得一个108mv的δvbe，若采用传统单级δvbe产生电路，则电流密度比为64:1，需要65个晶体管，而采用本发明三级层叠δvbe产生电路，则每一级电流密度比为4:1，只需要15个晶体管，大大减小了芯片的面积。

更进一步，本发明实施例也降低了基准电压源的噪声。为了得到相同的基准电压值vref，若采用如图1所示的传统单级δvbe产生电路，vref＝[1+(r3+r5)/r4]*vt*ln(m)+vbe3，单级δvbe产生电路引入的噪声e1可表示为e1＝4*k*t*r4*b，其中k为玻尔兹曼常数，t为温度，b为带宽，若采用如图2所示的本发明三级层叠δvbe产生电路，则整个δvbe被分成三份，vref＝[1+(r3+r5)/(r4a+r4b+r4c)]*vt*3*ln(n)+vbe3，则r4＝r4a+r4b+r4c，m＝n³，引入的噪声e2可表示为e2＝(e²r4a+e²r4b+e²r4c)^1/2＝4√3*k*t*r4a*b，其中，er4a为电阻r4a引入的噪声，er4b为电阻r4b引入的噪声，er4c为电阻r4c引入的噪声，因此，e2＝e1/√3，经过三级层叠后，δvbe产生电路引入的噪声下降为1/√3倍。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。上述的所有电阻的第一端口和第二端口均是按照电流的流经方向定义的，电流首先经过电阻的一端为第一端口，另一端就为第二端口。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。