基准电压电路以及半导体装置的制作方法

文档序号:18462683发布日期:2019-08-17 02:10阅读:321来源:国知局
基准电压电路以及半导体装置的制作方法

本发明涉及生成恒定电压的基准电压电路。



背景技术:

以往,作为在半导体集成电路中生成基准电压的单元,使用了ed型的基准电压电路(例如,参照专利文献1)。图5示出基本的ed型基准电压电路。图5的ed型基准电压电路50由串联连接的耗尽型的mos晶体管51和增强型的mos晶体管52构成。以这样的方式构成的ed型基准电压电路50虽然是简单的电路,但能够生成电源电压依赖性小且温度依赖性小的基准电压vref。

专利文献1:日本特开2007-266715号公报

但是,在现有的ed型基准电压电路中,在为了实现低消耗电流而减小了耗尽型mos晶体管的电流的情况下,电路的启动花费时间。特别是,在容性的负载与输出端子3连接的情况下,启动所需的时间的增加变得显著。



技术实现要素:

本发明的目的在于提供一种即使在消耗电流低的同时容性负载与输出端连接的情况下也能够快速地启动的基准电压电路。

本发明的一个方式的基准电压电路具有串联连接的耗尽型mos晶体管和增强型mos晶体管,并从增强型mos晶体管的漏极输出基准电压,耗尽型mos晶体管和增强型mos晶体管的栅极被共同连接在一起,该基准电压电路的特征在于,耗尽型mos晶体管至少具有串联连接的第一耗尽型mos晶体管和第二耗尽型mos晶体管,该基准电压电路具有电容器,该电容器的一端与第一耗尽型mos晶体管的漏极连接,另一端与第一耗尽型mos晶体管的源极连接。

根据本发明的基准电压电路,由于能够将多个耗尽型mos晶体管串联连接,并在其连接点与输出端子之间具有电容器,因此,即使在消耗电流低的同时容性负载与输出端连接的情况下,也能够快速地启动。

附图说明

图1是用于说明本发明的第1实施方式的基准电压电路的电路图。

图2是用于说明本发明的第2实施方式的基准电压电路的电路图。

图3是用于说明本发明的第3实施方式的基准电压电路的电路图。

图4是用于说明第3实施方式的基准电压电路的其它例子的电路图。

图5是用于说明现有的基准电压电路的电路图。

标号说明

10、20、30、40:基准电压电路;11、11a、11b、31:耗尽型nmos晶体管;12:增强型nmos晶体管;13:电容器;24、25:pmos晶体管。

具体实施方式

以下,参照附图来说明本发明的实施方式。

[第1实施方式]

图1是用于说明本发明的第1实施方式的基准电压电路10的电路图。基准电压电路10是向输出端子3输出以基准端子2为基准的恒定的基准电压vre的电路。

基准电压电路10具有耗尽型nmos晶体管11a及11b、增强型nmos晶体管12和电容器13。

耗尽型nmos晶体管11a的漏极与电源端子1连接,源极与耗尽型nmos晶体管11b的漏极连接,栅极与耗尽型nmos晶体管11b的栅极连接。耗尽型nmos晶体管11b的栅极和源极与增强型nmos晶体管12的栅极和漏极连接。增强型nmos晶体管12的源极与基准端子2连接。电容器13的一个端子与耗尽型nmos晶体管11b的漏极连接,另一个端子与耗尽型nmos晶体管11b的源极连接。输出端子3与耗尽型nmos晶体管11b的源极和增强型nmos晶体管12的漏极的连接节点连接。

下面,对本实施方式的基准电压电路10的动作进行说明。

关于基准电压电路10,在对电源端子1施加了足以进行动作的电源电压的情况下,耗尽型nmos晶体管11a和增强型nmos晶体管12在饱和区域中动作,耗尽型nmos晶体管11b在非饱和区域中动作。而且,由于栅极与源极间电压大于阈值电压,所以耗尽型nmos晶体管11a和11b均导通。因此,由于耗尽型nmos晶体管11a和11b的漏极电流流过增强型nmos晶体管12,因此,增强型nmos晶体管12在栅极处产生基准电压vref。

在稳态下,电容器13被充电,流过耗尽型nmos晶体管11a的源极的电流全部流入耗尽型nmos晶体管11b的漏极。此外,由于与输出端子3连接的负载电容也被充电,所以流过耗尽型nmos晶体管11b的源极的电流全部流入增强型nmos晶体管12的漏极。这里,关于负载电容,虽然未图示,但设为与输出端子3连接的容性负载、以及与输出端子3连接的栅极、结、布线的电容的总和。

在该状态下,耗尽型nmos晶体管11a和11b作为1个耗尽型nmos晶体管11发挥功能。即,耗尽型nmos晶体管11a和11b的栅极宽度w相等,当设各自的栅极长度为l11a、l11b时,耗尽型nmos晶体管11作为栅极宽度为w、栅极长度为l11a+l11b的耗尽型nmos晶体管发挥功能。因此,在耗尽型nmos晶体管11中流过与栅极宽度w和栅极长度l11a+l11b对应的电流。

接着,说明从未对电源端子1施加电源电压的状态起施加电源电压而使基准电压电路10启动的情况下的动作。

在未对电源端子1施加电源电压的状态下,电容器13和负载电容被放电,基准电压vref为0v。当对电源端子1施加了电源电压时,从耗尽型nmos晶体管11a向电容器13过渡性地流过电流,电容器13被开始充电。此外,在电容器13中过渡地流动的电流流过增强型nmos晶体管12的漏极和负载电容,负载电容被充电而使基准电压vref启动。

即,在启动时直到电容器13的充电完成为止的期间,能够利用从耗尽型nmos晶体管11a向电容器13流动的电流对负载电容进行充电。因此,能够减小稳态下的基准电压电路10的消耗电流,并且能够高速地提高基准电压vref。

在该结构中,更加高速地提高基准电压vref,因此,优选使耗尽型nmos晶体管11a的栅极长度(l11a)比耗尽型nmos晶体管11b的栅极长度(l11b)短。当设与耗尽型nmos晶体管11a的源极、耗尽型nmos晶体管11b的漏极和电容器13的一个端子连接的节点的电位为vc时,通过上述的方式,能够通过增大启动时的充电电流并且提高电压vc的达到电压而高速地提高基准电压vref,从而能够减小稳态的消耗电流。

[第2实施方式]

图2是用于说明第2实施方式的基准电压电路20的电路图。另外,对与图1所示的第1实施方式的基准电压电路10相同的结构要素标注相同标号,并适当省略重复说明。

基准电压电路20针对第1实施方式的基准电压电路10,如图所示地配置耗尽型nmos晶体管11a、11b、增强型nmos晶体管12和电容器13,并追加了由pmos晶体管24和pmos晶体管25构成的电流镜电路。

以下,对以上述这样的方式构成的基准电压电路20的动作进行说明。

在稳态下,电容器13和负载电容被充电,在耗尽型nmos晶体管11a中流过的电流被电流镜电路复制而流过增强型nmos晶体管12,由此,产生基准电压vref。以上的动作与基准电压电路10相同。

接着,说明从未对电源端子1施加电源电压的状态起施加电源电压而使基准电压电路20启动的情况下的动作。

在未对电源端子1施加电源电压的状态下,电容器13和负载电容被放电,基准电压vref为0v。当对电源端子1施加了电源电压时,电容器13被开始充电。在耗尽型nmos晶体管11中,在过渡地对电容器13进行了充电的期间,耗尽型nmos晶体管11a成为主导,栅极长度短,因此,流过的电流比稳态大。该电流由电流镜流入增强型nmos晶体管12的漏极和负载电容。因此,负载电容被充电而使基准电压vref启动。根据以上的动作,基准电压电路20能够获得与基准电压电路10相同的效果。

即使以上述这样的方式具有电流镜电路而构成的基准电压电路20是使用p型衬底的廉价的cmos工艺,nmos晶体管也具有不容易受到背栅效果的影响的效果。

[第3实施方式]

图3是用于说明本发明的第3实施方式的基准电压电路30的电路图。另外,对与图1所示的第1实施方式的基准电压电路10相同的结构要素标注相同标号,并适当省略重复说明。

第3实施方式的基准电压电路30针对第1实施方式的基准电压电路10,追加了共源共栅连接(cascode-connected)在耗尽型nmos晶体管11a与电源端子1之间的耗尽型nmos晶体管31。具体而言,耗尽型nmos晶体管31的栅极与耗尽型nmos晶体管11a的源极连接,漏极与电源端子1连接,源极与耗尽型nmos晶体管11a的漏极连接。除此以外,都成为与基准电压电路10相同的结构。

基准电压电路30的稳态和启动时的动作与基准电压电路10相同,并且,效果也相同。根据本实施方式的基准电压电路30,除了第1实施方式中所说明的效果以外,还具有能够获得相对于电源端子1的电源电压的变动更加稳定的基准电压vref的效果。

图4是用于说明第3实施方式的另一例的电路图。基准电压电路40针对基准电压电路30,变更了电容器13的连接位置。具体而言,电容器13的一个端子与输出端子3连接,另一个端子与耗尽型nmos晶体管31的源极连接。其它方面成为与基准电压电路30相同的结构。

关于基准电压电路40的稳态的动作,与基准电压电路10相同。关于基准电压电路40的启动时的动作,构成为仅经由耗尽型nmos晶体管31而对电容器13进行充电,因此,基准电压vref从基准电压电路30更加高速地启动。

即,根据基准电压电路40,除了基准电压电路30的效果以外,还具有能够使基准电压vref的启动更加高速的效果。

如以上所说明那样,本发明的基准电压电路将多个耗尽型mos晶体管串联连接,并在其连接点与输出端子3之间具有电容器,因此,虽然是低消耗电流,但是即使在包含容性负载在内的负载电容与输出端连接的情况下,也能够快递地启动。

以上,对本发明的实施方式进行了说明,但本发明并不受上述实施方式限定,当然能够在不脱离本发明的宗旨的范围内进行各种变更。

例如,在面向电源电压较高的应用的半导体集成电路中,也可以替代耗尽型nmos晶体管11a,由高耐压耗尽型nmos晶体管构成。

并且,例如,说明为使耗尽型nmos晶体管11a和耗尽型nmos晶体管11b的栅极宽度相等,但也可以适当调整栅极宽度以发挥本发明的效果。

并且,例如,在第2实施方式中,还可以采用如第3实施方式中的耗尽型nmos晶体管31那样将共源共栅连接晶体管追加到耗尽型nmos晶体管11a与pmos晶体管24之间的电路结构。

并且,例如,还可以采用替代耗尽型nmos晶体管而使用耗尽型pmos晶体管且替代增强型nmos晶体管而使用增强型pmos晶体管的电路结构。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1