RS485电平转换芯片的制作方法

本实用新型涉及通讯设备技术领域，尤其涉及一种RS485电平转换芯片。

背景技术：

如今大部分CPU串行通讯口都支持DMA操作或者带有FIFO，这样设计的目的是在不需要CPU干预的情况下实现数据的自动发送或接收，以提高CPU的执行效率，串行通讯口也能以更高的通讯速率工作。

然而由于如图1所示的典型的RS485半双工通讯需要接收/发送转换的控制信号，发送数据时要将通讯线路切换到发送状态，为了不影响数据接收，必须在数据发送完成后及时将通讯线路切换回接收状态，因而CPU不得已要去检查数据发送情况，其需要通过多次中断或查询来检查数据帧是否发送完成以控制通讯线路切换，以便正确的发出通讯线路切换控制信号，这样CPU就要参与数据的发送过程，无法全面发挥DMA或FIFO的优越性，而且通讯程序的编写也变得复杂。

技术实现要素：

本实用新型为解决上述技术问题提供一种RS485电平转换芯片，其结构简单，能够自动切换通讯线路进而简化了切换控制，且释放了外部处理器资源，提高了处理器的工作效率。

为解决上述技术问题，本实用新型提供一种RS485电平转换芯片，包括数据接收用的接收器和数据发送用的驱动器，还包括：输入端与所述驱动器的输入端电连接、输出端分别与所述接收器的输出使能端以及所述驱动器的输出使能端电连接的收/发转换电路，其在检测到所述驱动器的输入端为低电平时输出高电平，进而控制所述接收器关闭、所述驱动器打开，并在检测到所述驱动器的输入端为高电平且持续一定时间时输出低电平，进而控制所述接收器打开、所述驱动器关闭。

进一步地，所述收/发转换电路包括第一检测电路和第一控制电路，所述第一检测电路输入端与所述驱动器的输入端电连接、输出端与所述第一控制电路的输入端电连接，所述第一控制电路的输出端分别与所述接收器的输出使能端以及所述驱动器的输出使能端电连接；其中，所述第一检测电路在检测到所述驱动器的输入端为低电平时产生第一触发信号，所述第一控制电路根据所述第一触发信号输出高电平进而控制所述接收器关闭、所述驱动器打开；所述第一检测电路在检测到所述驱动器的输入端为高电平并持续一定时间时产生第二触发信号，所述第一控制电路根据所述第二触发信号输出低电平进而控制所述接收器打开、所述驱动器关闭。

进一步地，所述第一检测电路包括第一电平检测电路和第一延时电路，所述第一电平检测电路的输入端与所述驱动器的输入端电连接、输出端与所述第一控制电路的输入端电连接，所述第一延时电路一端电连接于所述第一电平检测电路的输出端；所述第一电平检测电路在检测到所述驱动器的输入端为低电平时产生所述第一触发信号；所述第一电平检测电路在检测到所述驱动器的输入端为高电平时，所述第一延时电路在计时周期内产生所述第一触发信号，而在计时周期结束后产生所述第二触发信号。

进一步地，所述第一电平检测电路包括第一PNP型三极管和第一电阻，所述第一控制电路是第一电压比较器，所述第一延时电路包括第一电容和第二电阻；所述第一电阻一端与所述第一PNP型三极管的基极电连接、另一端与所述驱动器的输入端电连接，所述第一电压比较器的同相输入端与所述第一PNP型三极管的集电极电连接、输出端分别与所述接收器的输出使能端以及所述驱动器的输出使能端电连接，所述第一电容和所述第二电阻的一端均电连接于所述第一PNP型三极管的集电极、另一端串联后接地，所述第一PNP型三极管的发射极和所述第一电压比较器的反相输入端分别输入一参考电压。

进一步地，输入所述第一PNP型三极管的发射极的参考电压为2V，输入所述第一电压比较器的反相输入端的参考电压为1V，所述第一延时电路的计时周期被配置为1ms。

进一步地，所述RS485电平转换芯片还包括输入端与所述接收器的输出端电连接、输出端用以与外部处理器电连接的接收检测电路；所述接收检测电路在检测到所述接收器的输出端为高电平且持续一定时间后，产生并发送表示数据帧接收完成的中断请求信号给外部处理器以通知外部处理器对接收的数据进行处理。

进一步地，所述接收检测电路包括第二检测电路和第二控制电路，所述第二检测电路的输入端与所述接收器的输出端电连接、输出端与所述第二控制电路的输入端电连接，所述第二控制电路的输出端用于与外部处理器电连接；所述第二检测电路在检测到所述接收器的输出端为高电平且持续一定时间后产生第三触发信号，所述第二控制电路根据所述第三触发信号产生并发送中断请求信号给外部处理器。

进一步地，所述第二检测电路包括第二电平检测电路和第二延时电路，所述第二电平检测电路的输入端与所述接收器的输出端电连接、输出端与所述第二控制电路的输入端电连接，所述第二延时电路一端电连接于所述第二电平检测电路的输出端；所述第二电平检测电路在检测到所述接收器的输出端为高电平时，所述第二延时电路在计时周期结束后产生所述第三触发信号。

进一步地，所述第二电平检测电路包括第二PNP型三极管、NPN型三极管、第三电阻及第四电阻，所述第二控制电路是第二电压比较器，所述第二延时电路包括外接第二电容的CT引脚；所述第二PNP型三极管的基极与所述接收器的输出端电连接、集电极与所述NPN型三极管的基极电连接，所述NPN型三极管的集电极与所述第二电压比较器的反相输入端电连接，所述第二PNP型三极管的发射极与所述第三电阻一端连接，所述NPN型三极管的集电极与所述第四电阻一端连接，所述第三电阻和所述第四电阻串联并电连接参考电压，所述CT引脚电连接于所述NPN型三极管的集电极，所述NPN型三极管的发射极接地。

进一步地，输入所述第三电阻和所述第四电阻的参考电压为2V，输入所述第二电压比较器的同相输入端的参考电压为1V，所述第二延时电路的计时周期被配置为1ms。

本实用新型的RS485电平转换芯片，具有如下有益效果：

自动根据发送信号状态实现电路收/发转换，不需要外部处理器检测数据发送状态来控制电路收/发转换，因而对处理器资源的占用率低，程序编写简单；

根据工业控制中的串口通讯数据特点，以延时的方式自动判断数据帧接收状态，当检测到数据帧接收完成时向外部处理器发出信号，可以通过调整CT引脚外接电容值修改延时时间；外部处理器无需检测数据帧接收状态，只需在收到数据帧接收完成信号后进行数据处理，同样能降低对外部处理器资源的占用，简化通讯程序编写。

附图说明

图1是现有技术RS485串口通信系统的电路结构图。

图2是现有技术中若干数据帧的结构形式。

图3是图2所示的其中一个数据帧的结构形式。

图4 是本实用新型RS485电平转换芯片的示意图。

图5 是图4所示RS485电平转换芯片的电路结构图。

图6是图5所示RS485电平转换芯片的一实施例的电路结构图。

图7是本实用新型RS485串口通信系统的电路结构图。

具体实施方式

下面结合附图和实施方式对本实用新型进行详细说明。

结合图4至图7进行参阅，本实用新型提供一种RS485电平转换芯片。该RS485电平转换芯片100包括与现有技术的半双工RS485电平转换芯片中相同的用于接收数据的接收器R和用于发送数据的驱动器D，该接收器R通过其RO引脚（即其输出端）与外部处理器200电连接，该驱动器D通过其DI引脚（即其输入端）与外部处理器200电连接。并且，该RS485电平转换芯片100还设置有用于切换数据接收和发送状态的收/发转换电路1。

具体而言，该收/发转换电路1的输入端与驱动器D的DI引脚电连接、输出端分别与接收器R的RE引脚（即其输出使能端）以及驱动器D的DE引脚（即其输出使能端）电连接的收/发转换电路1。

该收/发转换电路1在检测到驱动器D的DI引脚为低电平时输出高电平，进而控制接收器R关闭、驱动器D打开，即将通讯线路切换为数据发送状态。且该收/发转换电路1在检测到驱动器D的DI引脚为高电平且持续一定时间时输出低电平，进而控制接收器R打开、驱动器D关闭，即将通讯线路切换为数据接收模式。其中，当DI引脚为低电平时说明有数据要发送，需要自动切换至数据发送状态；若DI引脚连续高电平时间超过计时周期（如后述配置的1ms），说明数据已发送完成，需要自动切换到数据接收模式。

进一步地，该收/发转换电路1包括第一检测电路11和第一控制电路12。第一检测电路11的输入端与驱动器D的DI引脚电连接、输出端与第一控制电路12的输入端电连接，第一控制电路12的输出端分别与接收器R的RE引脚以及驱动器D的DE引脚电连接。

其中，第一检测电路11在检测到驱动器D的DI引脚为低电平时产生第一触发信号，第一控制电路12根据第一触发信号输出高电平进而控制接收器R关闭、驱动器D打开；而第一检测电路11在检测到驱动器D的DI引脚为高电平并持续一定时间时产生第二触发信号，第一控制电路12根据第二触发信号输出低电平进而控制接收器R打开、驱动器D关闭。在后面的说明中，该第一触发信号和第二触发信号实质为输出电压。

在一具体实施例中，第一检测电路11包括第一电平检测电路和第一延时电路。第一电平检测电路的输入端与驱动器D的DI引脚电连接、输出端与第一控制电路12的输入端电连接，第一延时电路一端电连接于第一电平检测电路的输出端。

其中，第一电平检测电路在检测到驱动器D的DI引脚为低电平时产生上述的第一触发信号；第一电平检测电路在检测到驱动器D的DI引脚为高电平时，第一延时电路在计时周期内产生第一触发信号，而在计时周期结束后产生上述的第二触发信号。

较佳的，该第一电平检测电路包括第一PNP型三极管111和第一电阻112，第一控制电路12是第一电压比较器，第一延时电路包括第一电容113和第二电阻114。其中，第一电阻112一端与第一PNP型三极管111的基极电连接、另一端与驱动器D的DI引脚电连接，第一电压比较器的同相输入端与第一PNP型三极管111的集电极电连接、输出端分别与接收器R的RE引脚以及驱动器D的DE引脚电连接，第一电容113和第二电阻114的一端均电连接于第一PNP型三极管111的集电极、另一端串联后接地，第一PNP型三极管111的发射极和第一电压比较器的反相输入端分别输入一参考电压。具体而言，该输入第一PNP型三极管111的发射极的参考电压为2V，该输入第一电压比较器的反相输入端的参考电压为1V，第一延时电路的计时周期可以被配置为1ms。

该收/发转换电路1的工作原理简要说明如下：

工业控制中的串口通讯是以数据协议帧的形式实现问答式交互，每次发送的数据帧由若干个字节组成，数据帧的若干个字节之间是连续发送的（如图所示），而数据帧中的每个数据字节均符合串口数据格式，必须包含起始位、数据位和停止位，通讯以低电平的起始位开始，高电平的停止位结束，同时串口空闲时维持高电平输出（如图5所示）。收/发转换电路1利用送入驱动器D的DI引脚的讯号来检测数据发送状态，当检测到低电平（这些低电平可能是串口通讯的起始位或是数据位中的低电平）时，便立即将线路切换到数据发送状态，同时启动延时，每次检测到低电平都会重置延时，这样在数据帧的若干个字节数据传输期间，延时电路反复被重置而不会触发收/发转换电路1输出翻转，线路一直维持在发送状态。而当数据帧发送完成，由于数据帧之间的空闲字节，串口处于空闲而一直维持高电平，延时电路不会被重置，约经过计时周期（如1mS）延时后，控制线路切换到数据接收状态。

具体而言，当外部处理器200发送数据时，驱动器D的DI引脚会出现低电平，收/发转换电路1中的第一PNP型三极管111会导通。此时，第一电容113充电，第一电压比较器的同相输入端电压为2V，第一电压比较器输出高电平，进而接收器R关闭、驱动器D打开，电路处于数据发送状态。而在此期间，驱动器D的DI引脚可能会出现短暂高电平，然而，由于内部第一延时电路（RC电路）的延时作用，第一电压比较器仍然维持高电平输出，电路维持数据发送状态。若数据发送完成，驱动器D的DI引脚输出高电平超过计时周期（即约1MS），第一延时电路放电使第一电压比较器同相输入端电压低于1V，第一电压比较器输出低电平，接收器R打开、驱动器D关闭，电路切换到数据接收状态。

本实用新型通过设计上述的收/发转换电路1，外部处理器200不需要输出接收/发送控制信号因而不需要参与数据发送过程，因而RS485半双工通讯技术方案中，尤其是数据收发期间无需外部处理器200频繁干预，占用外部处理器200的资源极少，只需要将数据写入或读出FIFO或DMA映射的内存空间即可，程序编写非常简单。

在一较佳实施例中，由于一个数据协议帧（即数据帧）包含若干字节数据，在接收数据时只有接收完一个数据协议帧才需要进行数据处理，然而在数据接收时，特别是接收不定长数据帧时外部处理器200没有办法判断是否已经接收到了一个完毕的数据帧，这样外部处理器200无法知道何时去进行数据处理，只能采用其它如定时进行数据处理等方法，这使得数据接收有一定的局限性，而且有些外部处理器200提供串口空闲中断来判断数据帧的结束（即完毕），但由于数据发送端的多样性，数据帧传输过程中可能出现短暂停顿，因而串口空闲中断功能使用起来并不理想，因此，本实用新型的RS485电平转换芯片100还包括一接收检测电路2。该接收检测电路2的输入端与接收器R的RO引脚（即其接收端）电连接、输出端（配置为INT引脚）用以与外部处理器200电连接。

其中，接收检测电路2在检测到接收器R的RO引脚为高电平且持续一定时间后，产生并发送表示数据帧接收完成的中断请求信号给外部处理器200以通知外部处理器200对接收的数据进行处理。

进一步地，该接收检测电路2包括第二检测电路21和第二控制电路22。第二检测电路21的输入端与接收器R的RO引脚电连接、输出端与第二控制电路22的输入端电连接，第二控制电路22的输出端用于与外部处理器200电连接。

其中，第二检测电路21在检测到接收器R的RO引脚为高电平且持续一定时间后产生第三触发信号，第二控制电路22根据第三触发信号产生并发送中断请求信号给外部处理器200。后续说明中，该第三触发信号实质上也是输出电压。

更进一步地，第二检测电路21包括第二电平检测电路和第二延时电路。第二电平检测电路的输入端与接收器R的RO引脚电连接、输出端与第二控制电路22的输入端电连接，第二延时电路一端电连接于第二电平检测电路的输出端。

其中，第二电平检测电路在检测到接收器R的RO引脚为高电平时，第二延时电路在计时周期结束后产生第三触发信号。

较佳的，第二电平检测电路包括第二PNP型三极管211、NPN型三极管212、第三电阻213及第四电阻214，第二控制电路22是第二电压比较器，第二延时电路包括外接第二电容215的CT引脚。第二PNP型三极管211的基极与接收器R的RO引脚电连接、集电极与NPN型三极管212的基极电连接，NPN型三极管212的集电极与第二电压比较器的反相输入端电连接，第二PNP型三极管211的发射极与第三电阻213一端连接，NPN型三极管212的集电极与第四电阻214一端连接，第三电阻213和第四电阻214串联并电连接参考电压，CT引脚电连接于NPN型三极管212的集电极，NPN型三极管212的发射极接地。其中，输入第三电阻213和第四电阻214的参考电压为2V，输入第二电压比较器的同相输入端的参考电压为1V，第二延时电路的计时周期也可以被配置为1ms。

该接收检测电路2的工作原理简要说明如下：

CT引脚连接第二电容215，当外部通讯线路上有数据传输时，接收器R的输出端RO会出现低电平，接收检测电路2内部的两只三极管即第二PNP型三极管211、NPN型三极管212均会导通，CT引脚连接的第二电容215被放电，第二电压比较器反相输入端电压为0V，第二电压比较器输出高电平，若通讯线路上较长时间（如10MS）没有数据传输时，CT引脚连接的第二电容215被充电电压超过1V，第二电压比较器翻转输出低电平，INT引脚出现下降沿，向外部处理器200提交中断请求信号。其依据来源于利用数据帧的特性，具体即当数据帧传输完成，由于数据帧之间的数个空闲字节时间，串口处于空闲而一直维持高电平，第二延时电路不再会被重置，当延时时间到，其便触发并输出中断请求信号。

尤其是，由于该电路使用两只三极管（即第二PNP型三极管211、NPN型三极管212）复合使放电三极管深度饱和，第二电容215能够迅速彻底放电，提高延时精度，而且同时降低内部2V基准电压的瞬时负载电流。

此外，可以通过调整外部CT引脚所接的第二电容215值来改变串口接收数据中断到向外部处理器200报告数据帧接收完成信号的延时时间，以适应不同应用场合。

上述实施例中，外部处理器200通常可以是CPU、MCU等，本实用新型优选为CPU。

本实用新型还提供一种RS485串口通信系统。该系统包括如上述任一实施例所述的RS485电平转换芯片100，还包括处理器200，该处理器200优选为CPU。

其中，CPU通过RXD引脚与RS485电平转换芯片100的接收器R的RO引脚电连接，CPU通过TXD引脚与RS485电平转换芯片100中驱动器D的DI引脚电连接，CPU通过INT引脚与RS485电平转换芯片100中接收检测电路2中的INT引脚电连接。进而根据上述原理实现对数据收发状态的切换及对数据帧是否接收完成的检测。

本实用新型的RS485电平转换芯片，具有如下有益效果：

自动根据发送信号状态实现电路收/发转换，不需要外部处理器200检测数据发送状态来控制电路收/发转换，因而对处理器200资源的占用率低，程序编写简单；

根据工业控制中的串口通讯数据特点，以延时的方式自动判断数据帧接收状态，当检测到数据帧接收完成时向外部处理器200发出信号，可以通过调整CT引脚外接电容值修改延时时间；外部处理器200无需检测数据帧接收状态，只需在收到数据帧接收完成信号后进行数据处理，同样能降低对外部处理器200资源的占用，简化通讯程序编写。

以上仅为本实用新型的实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。