电压同步控制电路及包含其的电压读取控制系统的制作方法

本发明是有关于一种控制电路及包含其的控制系统，特别是有关于一种电压同步控制电路及包含其的电压读取控制系统。

背景技术：

在过去各种电子装置的沟通或连接都需要依照相对应的传输线，且在充电或供电上，也需要相对应的线材，所以随着时间的累积，科技的进步，线材以及供电配件会不断地更新以及淘汰，造成资源的浪费以及环保的问题，而usb-if协会推出了一个将数据传输以及电力传输合为一体的规范，就是usbtype-c规格以及usbpowerdelivery规范。为了符合这两项技术的规格，相对应的硬体规格也产生出来了，此类产品又分为两类usb-pdcontrollers和tcpc。

以tcpc(type-cportcontroller)基础实现含有usbtype-c及usbpd规格的系统上，会含有tcpm(type-cportmanager)和tcpc(type-cportcontroller)两个区块，以及tcpci(type-cportcontrollerinterface)介面。tcpm在系统上属于master，pd中属于应用层，用来判断pd的资讯及处理所接收到的资讯；tcpc在系统上属于slave，pd中属于实体层，用来传接pd数据的物理信号，但除了pd数据的处理，还会控制或判断type-c实体端口上的信号。而tcpci是使用i2cprotocol，来当作两者之间的桥梁，i2cprotocol具有可挂载多个device的优点。

tcpc的硬体规格上会有许多暂存器，有分为状态、控制、封包传递、vbus电压等暂存器类别，例如:power_status、power_control、tramsmit_buffer、receive_buffer、vbus_voltage…等，暂存器是透过i2cprotocol做读取写入的动作。在tcpc系统应用上，tcpm与tcpc透过i2c做沟通，每次数据的沟通都是一方传送8位的数据后，另一方会回传一个ack代表传输成功，若回传nack代表失败。

vbus_voltage的数值代表着type-c的vbus电压大小，这个类比电压会透过adc电路转成数位数值10位的数值。但因为tcpc硬体的暂存器宽度为8位，所以整笔数据会分别存放于两个暂存器，在此将它们分别命名为vbus_vol_hbyte_reg及vbus_vol_lbyte_reg，前面2个位存放于vbus_vol_hbyte_reg，后面8个位存放于vbus_vol_lbyte_reg，且随着vbus电压的变化，会更新这两个暂存器的值。所以当tcpm要读取vbus_voltage数据时，会先读取vbus_vol_lbyte_reg，后读取vbus_vol_hbyte_reg，当读取前面一个暂存器时，后面的暂存器有机会因为vbus电压的变化而改变，使得读取到的数值与理想的数值不同步，使得读取的数据会有极大的误差，造成系统的错误。

技术实现要素：

有鉴于上述习知的问题，本发明的目的在于提供一种电压同步控制电路及包含其的电压读取控制系统，用以解决现有技术中所面临的问题。

上述目的，本发明揭露一种电压同步控制电路，包含读取起始脉冲检测模块、第一位组读取完成脉冲检测模块、第二位组读取完成脉冲检测模块、读取信号运算模块、旗标模块及更新控制模块。读取起始脉冲检测模块接收第一位组读取起始脉冲信号及第二位组读取起始脉冲信号，并且据以产生第一输出信号。第一位组读取完成脉冲检测模块接收第一位组读取完成脉冲信号，并且据以产生第一位组读取完成旗标信号。第二位组读取完成脉冲检测模块接收第二位组读取完成脉冲信号，并且据以产生第二位组读取完成旗标信号。读取信号运算模块连接读取起始脉冲检测模块、第一位组读取完成脉冲检测模块及第二位组读取完成脉冲检测模块，且接收第一输出信号、第一位组读取完成旗标信号、第二位组读取完成旗标信号及第一读取时限信号，并且据以产生读取起始脉冲信号及读取完成旗标信号。旗标模块连接读取信号运算模块，且接收读取起始脉冲信号及读取完成旗标信号，并且据以产生保留旗标信号。更新控制模块连接旗标模块，且接收保留旗标信号、量测结果信号、量测完成脉冲信号、第三输入信号及第四输入信号，并且产生第三输出信号及第四输出信号。

较佳地，读取起始脉冲检测模块包含第一或门，接收第一位组读取起始脉冲信号，以及接收第二位组读取起始脉冲信号，并且据以产生第一输出信号。

较佳地，第一位组读取完成脉冲检测模块包含第一多工器、第二多工器及第一正反器。第一多工器的输入端接收第一高电位，另一第一多工器的输入端接收第一位组读取完成旗标信号，以及第一选择输入端接收第一位组读取完成脉冲信号，并且据以产生第一多工器输出信号。第二多工器连接第一多工器，第二多工器的输入端接收第二低电位，另一第二多工器的输入端接收第一多工器输出信号，读取信号运算模块依据读取起始脉冲信号及第一读取时限信号产生第二输出信号，第二选择输入端接收第二输出信号，并且据以产生第二多工器输出信号。第一正反器连接第二多工器，且第一正反器接收第二多工器输出信号，并且据以产生第一位组读取完成旗标信号。

较佳地，第二位组读取完成脉冲检测模块包含第三多工器、第四多工器及第二正反器。第三多工器的输入端接收第三高电位，另一第三多工器的输入端接收第二位组读取完成旗标信号，以及第三选择输入端接收第二位组读取完成脉冲信号，并且据以产生第三多工器输出信号。第四多工器连接第三多工器，第四多工器的输入端接收第四低电位，另一第四多工器的输入端接收第三多工器输出信号，读取信号运算模块依据读取起始脉冲信号及第一读取时限信号产生第二输出信号，第四选择输入端接收第二输出信号，并且据以产生第四多工器输出信号。第二正反器连接第四多工器，第二正反器接收第四多工器输出信号，并且据以产生第二位组读取完成旗标信号。

较佳地，读取信号运算模块包含第一互斥或非门、第一与门、第二或门及第二与门。第一互斥或非门的输入端接收第一位组读取完成旗标信号，另一第一互斥或非门的输入端接收第二位组读取完成旗标信号，并且据以产生第一互斥或非门输出信号。第一与门连接第一互斥或非门，第一与门的输入端接收第一输出信号，另一第一与门的输入端接收第一互斥或非门输出信号，并且据以产生读取起始脉冲信号。第二或门连接第一与门，第二或门的输入端接收第一读取时限信号，另一第二或门的输入端接收读取起始脉冲信号，并且据以产生第二输出信号。第二与门，其第二与门的输入端接收第一位组读取完成旗标信号，另一第二与门的输入端接收第二位读取完成旗标信号，并且据以产生读取完成旗标信号。

较佳地，旗标模块包含第五多工器、第六多工器、第三正反器、第一时限计数器及第三或门。第五多工器的输入端接收第五高电位，另一第五多工器的输入端接收保留旗标信号，以及第五选择输入端接收读取起始脉冲信号，并且据以产生第五多工器输出信号。第六多工器连接第五多工器，第六多工器的输入端接收第六低电位，另一第六多工器的输入端接收第五多工器输出信号，以及第六选择输入端接收第五输出信号，并且据以产生第六多工器输出信号。第三正反器连接第六多工器，第三正反器接收第六多工器输出信号，并且据以产生保留旗标信号。第一时限计数器连接第三正反器，第一时限计数器接收保留旗标信号，并且据以产生第二读取时限信号。第三或门连接第一时限计数器及第六多工器，第三或门的输入端接收第二读取时限信号，另一第三或门的输入端接收读取完成旗标信号，并且据以产生第五输出信号。

较佳地，更新控制模块包含第一蕴含非门、第七多工器及第八多工器。第一蕴含非门接的输入端接收量测完成脉冲信号，另一第一蕴含非门接的输入端接收保留旗标信号，并且据以产生更新脉冲信号。第七多工器连接第一蕴含非门，第七多工器的输入端接收量测结果信号，另一第七多工器的输入端接收第三输入信号，以及第七选择输入端接收更新脉冲信号，并且据以产生第三输出信号。以及第八多工器连接第一蕴含非门，第八多工器的输入端接收量测结果信号，另一第八多工器的输入端接收第四输入信号，以及第八选择输入端接收更新脉冲信号，并且据以产生第四输出信号。

较佳地，本发明也提供一种电压读取控制系统，其包含电压同步控制器、数据解析与传输模块、控制器模块、暂存器模块、组态逻辑模块及实体层与应用层模块。其中电压同步控制器，具有以上提及的电压同步控制电路，且接收第一位组读取起始脉冲信号、第一位组读取完成脉冲信号、第二位组读取起始脉冲信号、第二位组读取完成脉冲信号、量测结果信号及量测完成脉冲信号，并且据以产生第三输出信号及第四输出信号。数据解析与传输模块连接电压同步控制器，接收至少外部数据需求信号，据以产生第一位组读取起始脉冲信号、第一位组读取完成脉冲信号、第二位组读取起始脉冲信号及第二位组读取完成脉冲信号。控制器模块连接电压同步控制器，接收外部类比信号，且据以产生量测结果信号及量测完成脉冲信号。暂存器模块连接电压同步控制器、数据解析与传输模块及控制器模块，且接收第三输出信号及第四输出信号，暂存器模块储存第一位组数据及第二位组数据，并且据以产生第三输入信号及第四输入信号。组态逻辑模块连接暂存器模块，且实现使用者命令或检测外部连结状态。实体层与应用层模块连接暂存器模块。

较佳地，暂存器模块的第一位组数据产生第三输入信号。

较佳地，暂存器模块的第二位组数据产生第四输入信号。

承上所述，本发明的电压同步控制电路及包含其的电压读取控制系统具有以下优点：

1.当电压同步控制器接收到读取暂存器模块的第一位组数据时，利用电压同步控制电路的旗标模块产生保留旗标信号，且保留旗标信号的状态为high状态，避免第二位组数据被量测结果信号更新其数据状态。

2.利用电压同步控制电路的旗标模块内的第一时限计数器，当保留旗标信号的状态保持high状态超过一定时间间隔后，强制将保留旗标信号的状态强迫更改成low状态，让量测结果信号可以更新暂存器模块的第一位组及第二位组的数据状态，避免系统的问题。

3.利用电压同步控制电路，暂存器模块的实际值与理想值不会有不同步的问题发生。

附图说明

图1为本发明的电压同步控制电路的方块图。

图2为本发明的电压同步控制电路的第一电路图。

图3为本发明的电压同步控制电路的第二电路图。

图4为本发明的电压读取控制系统的方块图。

符号说明：

1：第一或门

2：第一多工器

3：第二多工器

4：第一正反器

5：第三多工器

6：第四多工器

7：第二正反器

8：第一互斥或非门

9：第一与门

10：第二或门

11：第二与门

12：第五多工器

13：第六多工器

14：第三正反器

15：第一时限计数器

16：第三或门

17：第一蕴含非门

18：第七多工器

19：第八多工器

100：读取起始脉冲检测模块

101：第一位组读取完成脉冲检测模块

102：第二位组读取完成脉冲检测模块

103：读取信号运算模块

104：旗标模块

105：更新控制模块

106：电压同步控制器

107：数据解析与传输模块

108：控制器模块

109：暂存器模块

110：组态逻辑模块

111：实体层与应用层模块

200：电压同步控制电路

300：电压读取控制系统

具体实施方式

为利了解本发明的特征、内容与优点及其所能达成的功效，兹将本发明配合图式，并以实施例的表达形式详细说明如下，而其中所使用的图式，其主旨仅为示意及辅助说明书的用，未必为本发明实施后的真实比例与精准配置，故不应就所附的图式的比例与配置关系解读、局限本发明于实际实施上的申请权利范围。

本发明的优点、特征以及达到的技术方法将参照例示性实施例及所附图式进行更详细地描述而更容易理解，且本发明或可以不同形式来实现，故不应被理解仅限于此处所陈述的实施例，相反地，对本领域技术人员而言，所提供的实施例将使本发明更加透彻与全面且完整地传达本发明的范畴，且本发明将仅为所附加的权利要求所定义。

请参阅图1，其为本发明的电压同步控制电路200的方块图。如图所示，其以功能划分本发明的电压同步控制电路200，且进一步分成六个模块，下述将描述各模块间的连接关系及信号的输入与输出。本发明的同步控制电路包含读取起始脉冲检测模块100、第一位组读取完成脉冲检测模块101、第二位组读取完成脉冲检测模块102、读取信号运算模块103、旗标模块104及更新控制模块105。其第一位组对应vbus_voltage的低位组，第二位组对应vbus_voltage的高位组，读取起始脉冲检测模块100接收第一位组读取起始脉冲信号及第二位组读取起始脉冲信号，并且藉由其内部逻辑元件产生第一输出信号，其第一输出信号对应的讯息为判断暂存器模块内的第一位组数据或第二位组数据的任一数据是否正在读取，若其任一数据正在读取，则第一输出信号为high状态(高位准状态)，否则为low状态(低位准状态)。第一位组读取完成脉冲检测模块101接收第一位组读取完成脉冲信号，并且据以产生第一位组读取完成旗标信号，其对应的讯息为，若是第一位组读取完成脉冲检测模块接收到状态为high(高位准)的第一位读取完成脉冲信号，代表低位组数据已被读出，藉由其内部逻辑元件运算，则得到状态为high的第一位组读取完成旗标信号，否则得到状态为low(低位准)的第一位组读取完成旗标信号。第二位组读取完成脉冲检测模块102接收第二位组读取完成脉冲信号，并且据以产生第二位组读取完成旗标信号，其对应的讯息为，若是第二位组读取完成脉冲检测模块接收到状态为high的第二位读取完成脉冲信号，代表高位组数据已被读出，藉由其内部逻辑元件运算，则得到状态为high的第二位组读取完成旗标信号，否则得到状态为low的第二位组读取完成旗标信号。读取信号运算模块103连接读取起始脉冲检测模块100、第一位组读取完成脉冲检测模块101及第二位组读取完成脉冲检测模块102，且接收第一输出信号、第一位组读取完成旗标信号、第二位组读取完成旗标信号及第一读取时限信号，并且据以产生读取起始脉冲信号及读取完成旗标信号，其对应的讯息为，若是低位组数据及高位组数据皆被读出，藉由内部逻辑元件运算，则得到状态为high的读取完成旗标信号，代表vbus_voltage已被完整读出，否则得到状态为low的读取完成旗标信号。利用第一输出信号、第一位组读取完成旗标信号及第二位组读取完成旗标信号，藉由内部逻辑元件运算还能得到另一个讯息，若是低位组数据与高位组数据皆被完整读出或皆未被完整读出，且第一输出信号的状态代表低位组数据或高位组数据的中至少有一数据正在进行读取动作，则得到状态为high的读取起始脉冲信号，否则得到状态为low的读取起始脉冲信号。旗标模块104连接读取信号运算模块103，且接收读取起始脉冲信号及读取完成旗标信号，并且据以产生保留旗标信号，其对应的讯息为，若读取起始脉冲信号的状态为high，且读取完成旗标信号的状态为low时，则得到状态为high的保留旗标信号，否则得到状态为low的保留旗标信号，但是当保留旗标信号维持high的状态超过一定时间间隔，内部的逻辑元件将使其信号改变为low状态。更新控制模块105连接旗标模块104，且接收保留旗标信号、量测结果信号、量测完成脉冲信号、第三输入信号及第四输入信号，并且产生第三输出信号及第四输出信号，其对应的讯息为，若保留旗标信号的状态为high，则不论量测结果信号及量测完成脉冲信号为何，得到状态为low的第三输出信号及第四输出信号，代表低位组数据及高位组数据皆不会被量测结果信号写入。

请参阅图2，其为电压同步控制电路200的第一电路图。如图所示，读取起始脉冲检测模块100内具有逻辑元件第一或门1，其两个输入端其中的一个输入端接收第一位组读取起始脉冲信号1_1，另一个输入端接收第二位组读取起始脉冲信号1_2，藉由第一或门1的运算特性，若是第一位组读取起始脉冲信号1_1或第二位组读取起始脉冲信号1_2的中，至少有一个的状态为high，则输出状态为high的第一输出信号，代表低位组数据或高位组数据至少有一个正在读取。

续请参阅图2，第一位组读取完成脉冲检测模块101内，具有以下逻辑元件，第一多工器2、连接第一多工器的第二多工器3及连接第二多工器的第一正反器4。下文提到的多工器，皆为二个输入端搭配一个选择输入端的逻辑元件，第一多工器2其中一个输入端固定接收高电位(high状态)，另一个输入端接收第一正反器4输出信号，第一选择输入端则接收第一位组读取完成脉冲信号2_1，若是第一位组读取完成脉冲信号2_1为high状态，则第一多工器2输出信号为high状态。第二多工器3其中一个输入端固定接收低电位(low状态)，另一个输入端接收第一多工器2输出信号，第二选择输入端接收的信号，则是由上述读取信号运算模块103输出的读取起始脉冲信号9_1及其接收来自外部的第一读取时限信号10_1，利用读取信号运算模块103内部的逻辑元件产生第二输出信号。第二多工器3输出信号，若第二选择输入端的信号为状态high，则输出状态low。第一正反器4接收第二多工器3输出信号，产生第一位组读取完成其标信号。总结来说，第一位组读取完成脉冲检测模块101整体在运作时，其对应的信号变化为，当第一位组读取完成脉冲信号2_1接收到状态为high的信号，且读取信号运算模块103输出的读取起始脉冲信号9_1及其接收来自外部的第一读取时限信号10_1两者皆为状态low的信号时，第一位组读取完成旗标信号才会变为high状态，代表低位组数据已在时限内被完整读出，且尚未接收到另一个新的读取起始脉冲信号9_1。

第二位组读取完成脉冲检测模块102内，具有以下逻辑元件，第三多工器5、连接第三多工器的第四多工器6及连接第四多工器的第二正反器7。第三多工器5其中一个输入端固定接收高电位(high状态)，另一个输入端接收第二正反器7输出信号，第三选择输入端则接收第二位组读取完成脉冲信号，若是第二位组读取完成脉冲信号为high状态，则第三多工器5输出信号为high状态。第四多工器6其中一个输入端固定接收低电位(low状态)，另一个输入端接收第三多工器5输出信号，第四选择输入端接收的信号，则是由上述读取信号运算模块103输出的读取起始脉冲信号9_1及其接收来自外部的第一读取时限信号10_1，利用读取信号运算模块103内部的逻辑元件产生第二输出信号。第四多工器6输出信号，若第四选择输入端的信号为状态high，则输出状态low。第二正反器7接收第四多工器6输出信号，产生第二位组读取完成其标信号。总结来说，第二位组读取完成脉冲检测模块102整体在运作时，其对应的信号变化为，当第二位组读取完成脉冲信号接收到状态为high的信号，且读取信号运算模块103输出的读取起始脉冲信号9_1及其接收来自外部的第一读取时限信号10_1两者皆为状态low的信号时，第二位组读取完成旗标信号才会变为high状态，代表高位组数据已在时限内被完整读出，且尚未接收到另一个读取起始脉冲信号9_1。

读取信号运算模块103内，具有以下逻辑元件，第一互斥或非门8(nxor)、连接第一互斥或非门8(nxor)的第一与门9、连接第一与门9的第二或门10及第二与门11。第一互斥或非门8(nxor)其中一个输入端接收来自上述第一位组读取完成脉冲检测模块101的第一位组读取完成旗标信号，第一互斥或非门8(nxor)另一个输入端接收来自上述第二位组读取完成脉冲检测模块102的第二位组读取完成旗标信号，且产生第一互斥或非门8(nxor)输出信号，若第一位组读取完成旗标信号及第二位组读取完成旗标信号皆为high状态或皆为low状态，则产生状态为high的第一互斥或非门8(nxor)输出信号，否则产生状态为low的第一互斥或非门8(nxor)输出信号，其对应的讯息为，若低位组数据及高位组数据皆已被完整读出或皆未被完整读出，则产生状态为high的第一互斥或非门8(nxor)输出信号，否则产生状态为low的第一互斥或非门8(nxor)输出信号。第一与门9的其中一个输入端接收第一互斥或非门8输出信号，且第一与门9的另一个输入端接收来自上述读取起始脉冲检测模块100的第一输出信号，且产生读取起始脉冲信号9_1，若第一互斥或非门8输出信号及第一输出信号皆为high状态，则产生状态为high的读取起始脉冲信号9_1，否则产生状态为low的读取起始脉冲信号9_1，其对应的讯息为，若低位组数据及高位组数据皆已被完整读出或皆未被完整读出，且接收到低位组读取起始脉冲信号或高位组读取起始脉冲信号，则第一与门9输出状态为high的读取起始脉冲信号9_1，否则第一与门9输出状态为low的读取起始脉冲信号9_1。第二或门10的其中一个输入端接收读取起始脉冲信号9_1，且第二或门10的另一个输入端接收来自外部的第一读取时限信号10_1，产生上述的第二输出信号，其对应的讯息为，若在小于第一读取时限信号10_1的周期(10毫秒)内，且未接收到状态为high的读取起始脉冲信号9_1，则第二或门10产生状态为low的第二输出信号，否则第二或门10产生状态为high的第二输出信号，上述第一位组读取完成脉冲检测模块101的第二多工器3的第二选择输入端，及上述第二位组读取完成脉冲检测模块102的第四多工器6的选择输入端，两者接收其第二输出信号。第二与门11的其中一个输入端接收第一位组读取完成旗标信号，第二与门11的另一个输入端接收第二位组读取完成旗标信号，产生读取完成旗标信号11_1，其对应的讯息为，当低位组数据及高位组数据皆已被完整读出或皆未被完整读出，则输出状态为high的读取完成旗标信号11_1，否则输出状态为low的读取完成旗标信号11_1。总结来说，读取信号运算模块103整体在运作时，其对应的信号变化为，当低位组数据及高位组数据皆已被完整读出，则输出状态为high的读取完成旗标信号11_1至旗标模块104，代表有一个vbus_voltage已被完整读出，否则输出状态为low的读取完成旗标信号11_1至旗标模块104。若是低位组数据及高位组数据皆已被完整读出或皆未被完整读出，且再接收到来自上述读取起始脉冲检测模块100，状态为high的第一输出信号，则输出状态为high的读取起始脉冲信号9_1至旗标模块104，代表有一个vbus_voltage的读取正在进行，否则输出状态为low的读取起始脉冲信号9_1至旗标模块104。

请参阅图3，其为电压同步控制电路200的第二电路图。如图所示，旗标模块104内，具有以下元件，第五多工器12、连接第五多工器12的第六多工器13、连接第六多工器的第三正反器14、连接第三正反器的第一时限计数器15及连接第一时限计数器15与第六多工器13的第三或门16。第五多工器12其中一个输入端固定接收第五高电位，第五多工器12另一个输入端接收由第三正反器14输出的保留旗标信号，第五选择输入端接收来自读取信号运算模块103的读取起始脉冲信号9_1。若读取起始脉冲信号9_1为状态high，则第五多工器12产生状态为high的第五多工器输出信号。第六多工器13其中一个输入端固定第六低电位，第六多工器13另一个输入端接收来自第五多工器12的第五多工器12输出信号，第六选择输入端接收来自第三或门16的第五输出信号，若第五输出信号为状态high，则第六多工器13输出状态为low的第六多工器13输出信号。第三正反器14接收第六多工器13输出信号，产生保留旗标信号。第一时限计数器15接收第三正反器14输出的保留旗标信号，产生第二读取时限信号，若保留旗标信号维持状态high的时间间隔超过预设时间(10毫秒)，则第二读取时限信号强制更改为状态low。第三或门16其中一个输入端接收第二读取时限信号，第三或门16另一个输入端接收来自读取信号运算模块103的读取完成旗标信号，产生上述的第五输出信号。总结来说，旗标模块104整体在运作时，其对应的信号变化为，若来自读取信号运算模块103的读取起始脉冲信号9_1为状态high，且第二读取时限信号与读取完成旗标信号皆为状态low，则保留旗标信号为状态high，否则为状态low的信号。

续请参阅图3，更新控制模块105内，具有以下元件，第一蕴含非门17，连接第一蕴含非门17的第七多工器18，连接第一蕴含非门17的第八多工器19。第一蕴含非门17其中一个输入端接收来自旗标模块104的保留旗标信号，第一蕴含非门17另一个输入端接收来自上述控制器模块108的量测完成脉冲信号，产生更新脉冲信号。第七多工器18其中一个输入端接收来自上述控制器模块108的量测结果信号18_1，第七多工器18另一个输入端接收来自上述暂存器模块109的储存第一位组数据的暂存器产生的第三输入信号，第七选择输入端接收来自第一蕴含非门17产生的更新脉冲信号，产生第三输出信号。第八多工器19其中一个输入端接收来自上述控制器模块108的量测结果信号19_1，第八多工器19另一个输入端接收来自上述暂存器模块109的储存第二位组数据的暂存器产生的第四输入信号，第八选择输入端接收来自第一蕴含非门17产生的更新脉冲信号，产生第四输出信号。总结来说，更新控制模块105整体在运作时，其对应的信号变化为，只有当保留旗标信号的状态为low，且量测完成脉冲信号状态为high时，第七多工器18或第八多工器19会将状态为high的量测结果信号输出为第三输出信号，其余情形第三输出信号皆为状态low。

请参阅图4，其为电压读取控制系统300的方块图。如图所示，本发明提供的电压读取控制系统300中的电压同步控制器106包含上述的电压同步控制电路200，其电压同步控制器106接收上述数据解析与传输模块107产生的第一位组读取起始脉冲信号、第一位组读取完成脉冲信号、第二位组读取起始脉冲信号、第二位组读取完成脉冲信号、控制器模块108产生的量测结果信号及量测完成脉冲信号，并且产生第三输出信号及第四输出信号至暂存器模块109。数据解析与传输模块107接收来自上述tcpm传送的数据需求信号，产生第一位组读取起始脉冲信号、第一位组读取完成脉冲信号、第二位组读取起始脉冲信号及第二位组读取完成脉冲信号，并且传送至电压同步控制器106。控制器模块108接收来自外部的类比信号，产生量测结果信号及量测完成脉冲信号，并且传送至电压同步控制器106。暂存器模块109连接电压同步控制器106、数据解析与传输模块107及控制器模块108，其中暂存器模块109内，储存第一位组数据及第二位组数据，其数据的状态由上述电压同步控制器106的更新控制模块105输出的第三输出信号及第四输出信号来决定。电压读取控制系统300还包含实现使用者命令或检测外部连结状态的组态逻辑模块110，其连接暂存器模块109及连接暂存器模块109的实体层与应用层模块111。

复请参阅图3及图4，更新控制模块105的第七多工器18产生的第三输出信号，将决定暂存器模块109内储存第一位组数据的状态，而第一位组数据又成为第三输入信号，传送至第七多工器18的某一个输入端。

更新控制模块105的第八多工器19产生的第三输出信号，将决定暂存器模块109内储存第二位组数据的状态，而第二位组数据又成为第四输入信号，传送至第八多工器19的某一个输入端。

承上所述，本发明的电压同步控制电路200及包含其的电压读取控制系统300具有以下优点：

1.当电压同步控制器接收到读取暂存器模块的第一位组数据时，利用电压同步控制电路200的旗标模块产生保留旗标信号，且保留旗标信号的状态为high状态，避免第二位组数据被量测结果信号更新其数据状态。

2.利用电压同步控制电路200的旗标模块内的第一时限计数器，当保留旗标信号的状态保持high状态超过一定时间间隔后，强制将保留旗标信号的状态强迫更改成low状态，让量测结果信号可以更新暂存器模块的第一位组及第二位组的数据状态，避免系统的问题。

3.利用电压同步控制电路200，暂存器模块的实际值与理想值不会有不同步的问题发生。

以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使所属技术领域具有通常知识者能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的权利要求范围内。