宽输入低压差线性稳压电路的制作方法
本发明属于电子电路技术领域，涉及一种稳压器，尤其涉及一种宽输入低压差线性稳压电路。
背景技术：
低压差(low-dropout)线性稳压器简称ldo，广泛应用于电子系统之中。ldo属于线性稳压器，其特性是电路本身噪声低且输出电压纹波小。ldo的缺点也很明显，电源能量效率不高，效率与输入输出电压差相关。开关电源变换器是另外一种电源管理类型，其最大的优势是能量效率高，但是输出电压纹波大。常见的应用是将ldo置于开关电源之后，兼顾电源能量效率的同时，通过ldo抑制电源纹波，将对噪声敏感的模拟和射频电路隔离开。
随着移动智能设备、物联网和智能家居的快速发展，市场对无线通信芯片的需求也越来越大。而电源管理模块是无线通信系统中必不可少的一部分。为了扩大芯片的适用范围，要求芯片能够在较宽的电源电压范围下工作。尤其是低电压的工作环境，令ldo电路结构的选择面临更大的挑战。
ldo的主要模块包括：偏置电路、误差放大器、电压缓冲级、功率管、电阻分压电路和频率补偿电路等模块。偏置电路用来产生基准电压和偏置电流。误差放大器比较反馈电压和基准电压的差，调节功率管的栅电压。电压缓冲级置于误差放大器和功率管之间，用于驱动功率管的栅极电容，跟频率补偿电路一起保证系统环路稳定性。电阻分压电路检测输出电压，并反馈到误差放大器的输入端。ldo的最低工作电压，受电压缓冲级的影响很大。例如jssc.2007(mohammadal-shyoukh)提出了一种带有缓冲级的瞬态增强ldo结构，详见图1。该结构的电压缓冲级是带有动态偏置的超级源极跟随器(supersourcefollower,super-sf)，它可以减小功率管栅极节点的等效阻抗，将此处的极点推远至环路带宽以外。此电路结构能够在整个负载范围内，提供良好的系统稳定性，而且降低了对片外电容的串联等效电阻的要求，是一个非常优秀的ldo电路方案。但是super-sf本身就是一个反馈环路，需要考虑稳定性问题，增加了电路的复杂性。而且super-sf对输出阻抗的衰减只作用在自身的环路带宽(gbw_ssf)以内，当频率超过gbw_ssf时，其等效输出阻抗与简单的sf近似相等。另外，sf的引入限制了ldo的最低工作电压(vdd_min)，使得该结构无法适用于低压应用。
美国专利u.s.pat.6518737b1提出了一种不包含米勒(miller)频率补偿的ldo结构，详见图2，能获得更大的环路带宽和更好的电源纹波抑制特性。该电路在电阻反馈网络中加了一个电容与上面的电阻并联，产生一个零点和一个极点，以提高环路的稳定性。由于该零点和极点的比例关系跟上下两个电阻的比值有关，这种频率补偿方式限制了参考基准电压和输出电压的可选择范围。另外，该ldo用一个接成单位增益反馈的ota作为电压缓冲级，以驱动功率管。由于该电压缓冲级的最小输入电压受限，虽然此缓冲级对vdd_min的要求比源极跟随器低，但是仍然很难在电源电压低于1.5v的场景下工作。
有鉴于此，如今迫切需要设计一种新的ldo电路，以便克服现有ldo电路存在的上述至少部分缺陷。
技术实现要素：
本发明提供一种宽输入低压差线性稳压电路，可驱动片外大电容，实现低压差线性稳压电路的低压设计。
为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：
一种宽输入低压差线性稳压电路，所述低压差线性稳压电路包括：比较电路、动态偏置电路、宽输入缓冲级电路、功率管、检测反馈电路、频率补偿电路和片外电容；
输入电压分别连接比较电路、动态偏置电路及功率管；所述比较电路的输入端分别连接基准电压及检测反馈电路，所述比较电路的输出端连接宽输入缓冲级电路的输入端；
所述比较电路对比反馈电压和基准电压，根据比较的结果调整功率管，保证输出电压稳定；
所述动态偏置电路的输出连接宽输入缓冲级电路的输入端，所述宽输入缓冲级电路的输出端连接功率管；
所述动态偏置电路根据负载电流的大小，动态地调整所述宽输入缓冲级电路的电流，实现ldo电路以小的静态电流驱动大的负载；
所述宽输入缓冲级电路置于比较电路和功率管之间，驱动功率管栅极连接的电容，发挥隔离的作用；
所述频率补偿电路的输出端分别连接功率管、检测反馈电路；输出电压分别连接所述功率管、片外电容及检测反馈电路；
所述检测反馈电路用以对输出电压进行采样，并将采样结果反馈到所述比较电路的输入端；
所述频率补偿电路用以对ldo电路的频率补偿，保证ldo电路在整个负载范围内的稳定性。
作为本发明的一种实施方式，当负载从大到小切换时，由于动态偏置电路的存在，所述宽输入缓冲级电路的输出端的摆率大，加快功率管栅极电容的充电，使输出电压更快地达到稳定值，实现瞬态特性增强。
作为本发明的一种实施方式，所述片外电容用以提高ldo电路输出电压的瞬态特性，在环路稳定性上发挥作用。
作为本发明的一种实施方式，所述比较电路包括误差放大器。
作为本发明的一种实施方式，所述比较电路包括折叠的共源共栅运算放大器。
作为本发明的一种实施方式，所述误差放大器包括p型尾电流源、第一p型输入放大管、第二p型输入放大管、第一n型电流源、第二n型电流源、第一共栅级晶体管、第二共栅级晶体管、第一p型电流镜负载及第二p型电流镜负载；
输入电压分别连接所述p型尾电流源的源极、第一p型电流镜负载的源极及第二p型电流镜负载的源极；
所述p型尾电流源的漏极分别连接第一p型输入放大管及第二p型输入放大管的源极；
所述第一p型输入放大管的漏极分别连接第一共栅级晶体管的源极、第一n型电流源的漏极；所述第二p型输入放大管的漏极分别连接第二共栅级晶体管的源极、第二n型电流源的漏极；
所述第一p型电流镜负载的栅极分别连接第二p型电流镜负载的栅极、第一p型电流镜负载的漏极、第一共栅级晶体管的漏极；所述第二p型电流镜负载的漏极连接第二共栅级晶体管的漏极。
作为本发明的一种实施方式，所述检测反馈电路包括第一多晶硅电阻、第二多晶硅电阻；所述功率管的漏极连接第一多晶硅电阻的第一端，所述第一p型输入放大管的栅极分别连接第一多晶硅电阻的第二端、第二多晶硅电阻的第一端；
通过电阻分压的形式，检测输出电压的变化，并将检测到的电压值返回到误差放大器的输入端。
作为本发明的一种实施方式，所述补偿电路包括补偿电容和共源共栅电路；所述共源共栅电路包括第一n型电流源、第二n型电流源、第一共栅级晶体管及第二共栅级晶体管；所述共源共栅电路与误差放大器共用；
所述补偿电容一端接ldo电路的输出端vout，另一端接第二共栅级晶体管的源极，构成基于电流缓冲器currentbuffer的补偿方式。
作为本发明的一种实施方式，所述动态偏置电路包括第一电阻、第一mos管、第二mos管、第三mos管、第四mos管、第二电阻、第五mos管、第六mos管、限流电阻及第七mos管；
所述第一电阻的第一端连接所述第一mos管的栅极、第四mos管的栅极；所述第一电阻的第二端分别连接所述第一mos管的漏极、第二mos管的栅极、第三mos管的栅极；
输入电压连接第六mos管的源极，第六mos管的栅极分别连接第五mos管的漏极、第二电阻的第一端；第六mos管的漏极连接第五mos管的源极；
所述第五mos管的栅极分别连接第二电阻的第二端、第四mos管的漏极；所述第四mos管的源极连接第三mos管的漏极，所述第三mos管的源极连接第二mos管的源极。
作为本发明的一种实施方式，所述宽输入缓冲级电路包括轨对轨输入级及共源共栅输出级；
所述轨对轨输入级包括p型尾电流源、n型尾电流源、n型输入对晶体管、p型输入对晶体管；n型输入对晶体管包括第一n型晶体管、第二n型晶体管，p型输入对晶体管包括第一p型晶体管、第二p型晶体管；
所述p型尾电流源的源极连接输入电压，p型尾电流源的栅极连接第六mos管的栅极，p型尾电流源的漏极分别连接p型输入对晶体管中两个晶体管的源极；
所述n型尾电流源的漏极连接n型输入对晶体管的源极，n型尾电流源的源极接地；
所述共源共栅输出级包括第一电流源、第二电流源、第一n型共栅级管、第二n型共栅级管及电流镜；
所述第一电流源的漏极分别连接第一p型晶体管的漏极及第一n型共栅级管的源极，第一n型共栅级管的漏极连接电流镜；
所述第二电流源的漏极分别连接第二p型晶体管的漏极及第二n型共栅级管的源极，第二n型共栅级管的漏极连接电流镜。
作为本发明的一种实施方式，所述功率管为p型mos管。
作为本发明的一种实施方式，所述片外电容为2.2uf的murata陶瓷电容。
本发明的有益效果在于：本发明提出的宽输入低压差线性稳压电路，能够驱动片外大电容，实现ldo电路的低压设计。本发明中rail-to-railota(轨对轨运算跨导放大器)构成的缓冲级，不会引入额外的压降，使ldo拥有更宽的工作电压范围。此外，本发明使用动态偏置，非常有利于低功耗的实现，而且在一定程度上优化了ldo电路的瞬态特性。
附图说明
图1为现有技术一种带缓冲级的ldo电路示意图。
图2为现有技术一种带缓冲级的ldo电路示意图。
图3为本发明一实施例中带有片外电容的宽输入ldo电路的组成示意图。
图4为本发明一实施例的比较电路、检测反馈电路和频率补偿电路的结构示意图。
图5为本发明一实施案例的宽输入缓冲级电路和动态偏置电路的结构示意图。
图6为本发明一实施案例的小信号分析简化模型的组成示意图。
图7为本发明一实施案例的小信号分析简化模型的组成示意图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
本发明揭示了一种宽输入低压差线性稳压电路，图3为本发明一实施例中带有片外电容的宽输入低压差线性稳压电路(ldo电路)的组成示意图；请参阅图3，在本发明的一实施例中，所述ldo电路包括：比较电路1、动态偏置电路2、宽输入缓冲级电路3、功率管4、检测反馈电路5、频率补偿电路6和片外电容7。
输入电压分别连接比较电路1、动态偏置电路2及功率管4；所述比较电路1的输入端分别连接基准电压及检测反馈电路5，所述比较电路1的输出端连接宽输入缓冲级电路3的输入端。所述比较电路1对比反馈电压和基准电压vref，根据比较的结果调整功率管4，保证输出电压稳定。
所述动态偏置电路2的输出连接宽输入缓冲级电路3的输入端，所述宽输入缓冲级电路3的输出端连接功率管4。所述动态偏置电路2根据负载电流的大小，动态地调整所述宽输入缓冲级电路3的电流，实现ldo电路以小的静态电流驱动大的负载。在一实施例中，当负载从大到小切换时，由于动态偏置电路2的存在，宽输入缓冲级电路3输出端的摆率(slewingrate)大，加快了功率管4栅极电容的充电，使输出电压更快地达到稳定值，实现了瞬态特性的增强。
所述宽输入缓冲级电路3置于比较电路1和功率管4之间，驱动功率管4栅极连接的电容，发挥隔离的作用。ldo电路的负载变化范围很大，在一实施例中，负载电流可以从1ua变化到100ma，横跨5个数量级。功率管4的栅极电压变化范围大，因此要求宽输入缓冲级电路3具有宽的输入电压范围。功率管4连接了输入和输出，其尺寸相当大，因而具有很大的电流输出能力。检测反馈电路5对输出电压进行采样，并将采样结果反馈到比较电路1的输入端。
所述频率补偿电路6的输出端分别连接功率管4、检测反馈电路5；输出电压分别连接所述功率管4、片外电容7及检测反馈电路5。所述检测反馈电路5用以对输出电压进行采样，并将采样结果反馈到所述比较电路1的输入端。所述频率补偿电路6用以对ldo电路的频率补偿，保证ldo电路在整个负载范围内的稳定性。片外电容7一方面提高ldo电路输出电压的瞬态特性，另一方面在环路稳定性上发挥作用。
图4为本发明一实施例的比较电路、检测反馈电路和频率补偿电路的结构示意图；请参阅图4，在本发明的一实施例中，所述比较电路1包括折叠的共源共栅运算放大器，作为误差放大器。在一实施例中，所述误差放大器包括p型尾电流源200、第一p型输入放大管201、第二p型输入放大管202、第一n型电流源203、第二n型电流源204、第一共栅级晶体管205、第二共栅级晶体管206、第一p型电流镜负载207及第二p型电流镜负载208。输入电压分别连接所述p型尾电流源200的源极、第一p型电流镜负载207的源极及第二p型电流镜负载208的源极。所述p型尾电流源200的漏极分别连接第一p型输入放大管201及第二p型输入放大管202的源极。所述第一p型输入放大管201的漏极分别连接第一共栅级晶体管205的源极、第一n型电流源203的漏极；所述第二p型输入放大管202的漏极分别连接第二共栅级晶体管206的源极、第二n型电流源204的漏极。所述第一p型电流镜负载207的栅极分别连接第二p型电流镜负载208的栅极、第一p型电流镜负载207的漏极、第一共栅级晶体管205的漏极；所述第二p型电流镜负载208的漏极连接第二共栅级晶体管206的漏极。
请继续参阅图4，在本发明的一实施例中，所述检测反馈电路包括第一多晶硅电阻211、第二多晶硅电阻212；所述功率管的漏极连接第一多晶硅电阻211的第一端，所述第一p型输入放大管201的栅极分别连接第一多晶硅电阻211的第二端、第二多晶硅电阻212的第一端。通过电阻分压的形式，检测输出电压的变化，并将检测到的电压值返回到误差放大器的输入端。
如图4所示，在本发明的一实施例中，所述频率补偿电路6包括补偿电容213和共源共栅电路；所述共源共栅电路包括第一n型电流源203、第二n型电流源204、第一共栅级晶体管205及第二共栅级晶体管206；所述共源共栅电路与误差放大器共用。所述补偿电容213一端接ldo电路的输出端vout，另一端接第二共栅级晶体管206的源极，构成基于currentbuffer的补偿方式。与传统的米勒(miller)补偿相比，这种基于currentbuffer的频率补偿方式主要有两个优点。一方面，该结构可以将第二级的非主极点推到更高的频率，能有效的提高环路的带宽；另一方面，该结构消除了右半平面零点，还提供了一个左半平面的零点，进一步优化了系统的频率特性。
图5为本发明一实施案例的宽输入缓冲级电路和动态偏置电路的结构示意图；请参阅图5，在本发明的一实施例中，所述动态偏置电路2包括第一电阻301、第一mos管302、第二mos管303、第三mos管304、第四mos管305、第二电阻306、第五mos管307及第六mos管308。所述第一电阻301的第一端连接所述第一mos管302的栅极、第四mos管305的栅极；所述第一电阻301的第二端分别连接所述第一mos管302的漏极、第二mos管303的栅极、第三mos管304的栅极。输入电压连接第六mos管308的源极，第六mos管308的栅极分别连接第五mos管307的漏极、第二电阻306的第一端；第六mos管308的漏极连接第五mos管307的源极。所述第五mos管307的栅极分别连接第二电阻306的第二端、第四mos管305的漏极；所述第四mos管305的源极连接第三mos管304的漏极，所述第三mos管304的源极连接第二mos管303的源极。
如图5所示，在一实施例中，晶体管324上面串联一个限流电阻323,324的栅极跟功率管栅极相连，根据负载电流大小可以得到不同的输出电流iab。将该电流iab与输入偏置电流ibias相加，则构成了动态偏置电路2。
在本发明的一实施例中，所述宽输入缓冲级电路3包括一个接成单位增益反馈模式的跨导放大器ota。由于ldo的负载变化范围大，功率管的栅极电压变化范围也非常大。空载的时候，功率管的栅极电压接近电源电压；而重载的时候，功率的栅极电压较低。为了满足低电压的应用需求，在保证误差放大器正常工作状态的前提下，功率管的栅极电压越低越好。基于以上考虑，缓冲级的输入端应该具有很宽的电压范围，这里采用了轨至轨(rail-to-rail)的输入结构。
请参阅图5，所述宽输入缓冲级电路包括轨对轨输入级及共源共栅输出级。所述轨对轨输入级包括p型尾电流源309、n型尾电流源313、n型输入对晶体管、p型输入对晶体管；n型输入对晶体管包括第一n型晶体管311a、第二n型晶体管312a，p型输入对晶体管包括第一p型晶体管311b、第二p型晶体管312b。所述p型尾电流源309的源极连接输入电压，p型尾电流源309的栅极连接第六mos管308的栅极，p型尾电流源309的漏极分别连接p型输入对晶体管中两个晶体管的源极。所述n型尾电流源313的漏极连接n型输入对晶体管的源极，n型尾电流源313的源极接地。
所述共源共栅输出级包括第一电流源315、第二电流源316、第一n型共栅级管317、第二n型共栅级管318及电流镜。所述第一电流源315的漏极分别连接第一p型晶体管311b的漏极及第一n型共栅级管317的源极，第一n型共栅级管317的漏极连接电流镜。所述第二电流源316的漏极分别连接第二p型晶体管312b的漏极及第二n型共栅级管318的源极，第二n型共栅级管318的漏极连接电流镜。
在本发明的一实施例中，功率管4具有很大的栅极电容，为了驱动该栅电容，缓冲级的电流有一定的最小值要求。另外为了保证缓冲级的引入不会对环路稳定性造成明显的影响，该缓冲级的带宽应该远大于ldo电路的环路带宽。事实上，ldo电路的环路带宽随着负载的增大而增大，对缓冲级带宽的要求也随着负载的增大而增加，因此动态偏置的引入则能够有效降低缓冲级的静态电流，也有效降低了ldo电路整体的静态电流。
在本发明的一实施例中，功率管选用了pmos类型，如图4所示。功率管连接了输入与输出，为负载提供足够的电流。与nmos相比，选择pmos作为功率管，能实现很小的输入输出压差，还可以为环路提供一定的小信号增益。另外，面对静电放电(esd)现象时，pmos比nmos更有优势。在一实施例中，基准电压vref只有0.6v，输入器件选择p型mos管；折叠式运算放大器能够非常方便地引入一种高效的频率补偿方式。
在本发明的一实施例中，片外电容采用了2.2uf的murata陶瓷电容。该ldo方案采用了高效的频率补偿方式，降低了对片外电容等效串联电阻(esr)的要求。只要电容的esr小于200毫欧姆，ldo都可以稳定工作。
本发明使用rail-to-railota作为ldo的缓冲级，有效降低了电路的电源电压需求，实现了带有片外大电容的宽输入ldo设计。此外，本发明还为ldo电路的缓冲级引入了动态偏置，有效降低了ldo的静态功耗。本发明提供了ldo的宽输入、低功耗的实现方案。
以下进行本发明一实施例中ldo电路的环路稳定性分析，这也是ldo电路最重要的一个特性。由于在不同位置断环，得到的环路传递函数可能不同。为了完整分析ldo的频率特性，这里在两个位置断开环路，得到的环路带宽和极点用下标loop1和loop2区分。
第一种情况，在误差放大器的输入端断开环路。将实施方案的ldo的小信号模型简化，得到如图6所示的分析模型。图6中gm1、gm3、gmp分别为图4中第一p型输入放大管201、第二共栅级晶体管206、powermos的跨导参数；ro1、c1、roeq、cl分别为误差放大器输出端阻抗、电容和ldo输出端阻抗、电容；cc为currentbuffer补偿电容；b为检测反馈模块的反馈系数。这里在反馈模块和误差放大器之间将环路断开，断点两边的信号分别假设为tin、tout。
首先，考虑缓冲级对环路频率特性的影响；缓冲级是由单位反馈的宽输入运算放大器构成的。假设该运放为单极点特性，其单位增益带宽为gbwota。经过推导和简化，易得该缓冲级的输入输出传输函数为：
对ldo环路来说，缓冲级引入了一个极点，频率位于gbwota处。而且，频率远小于gbwota时，缓冲级引入的低频增益为1。根据以上结论容易得到，只要gbwota远大于(一般是5倍以上)ldo的环路带宽，缓冲级对ldo的频率响应的影响可以忽略不计。
根据图6所示的小信号简化模型，很容易得到如下表达式：
经过对电路实际参数的仿真，通常有：
由于片外大电容的存在，ldo在轻载时的稳定性很好。当ldo的负载电流足够大时，有gmpro1cc＞＞cl，上述表达式可简化为：
易得ldo的单位增益带宽和第二极点分别为
第二种情况，在误差放大器的输出端断开环路。将实施方案的ldo的小信号模型简化，得到如图7所示的分析模型；图7中各个符号的含义与图6相同。经过分析推导，容易得到如下表达式
由于零点对第二极点的抵消作用，第三极点对环路的相位裕度影响较大。简化之后，显然有
这两种断开环路的方法得到了两个环路表达式，它们都从某一方面反映了系统的频率特性。loop1和loop2的相位裕度是相互影响的，应该折中考虑。实际应用中，一般是先确定好负载电容的大小，然后再调整补偿电容，以获得良好的系统稳定性。
综上所述，本发明提出的ldo电路，能够驱动片外大电容，实现ldo电路的低压设计。本发明中rail-to-railota构成的缓冲级，不会引入额外的压降，使ldo拥有更宽的工作电压范围。此外，本发明使用动态偏置，非常有利于低功耗的实现，而且在一定程度上优化了ldo电路的瞬态特性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。
- 还没有人留言评论。精彩留言会获得点赞！