一种芯片内部偏置电流校正电路的制作方法
【技术领域】
[0001]本发明主要涉及到芯片内部偏置电流电路的设计领域，特指一种芯片内部偏置电流校正电路。
【背景技术】
[0002]在现在的模拟CMOS集成电路设计中，很多电路都需要一个PVT (工艺、电压、温度)特性良好的偏置电压，如高精度模数转换器(ADC)、数模转换器(DAC)、低压降线性稳压器(LDO)、开关电源电路等，为了达到最好的性能，通常情况都会选择带隙基准电压，因为其具有优良的PVT特性，但是在很多情况，比如在一个大的电路系统中，会需要多个参考电压，且有可能每个参考电压的值还不一样，并且要求这些参考电压具有与带隙基准电压可比拟的PVT特性，这种情况下，我们不能指望设计多个带隙基准电路来解决，因为面积增大从而导致的成本增加是难以接受的，即使面积可以接受，需要不同的电压值也是一个问题，若通过基准电压分压来获取不同的参考电压，分压所得的参考电压的PVT特性会比原始的基准电压的PVT特性差很多，所以如何解决这个问题，也是系统电路设计的一个难点。
【发明内容】
[0003]本发明要解决的问题就在于:针对现有技术存在的问题，提出一种芯片内部偏置电流校正电路。
[0004]本电路利用带隙基准电压对PVT(工艺、电压、温度)不敏感的特性，用内部偏置电流和带隙基准电压进行比较，然后经过判断逻辑判断内部偏置电流是否达到预设的电压值，然后根据判断结果控制可变电阻，调节芯片内部的偏置电压，直到芯片内部偏置电流与带隙基准电压的关系满足预先设计的条件，校正完成，从而使得芯片内部偏置电流具有带隙基准电压可比拟的PVT特性，即可以实现利用一个带隙基准电压得到多个PVT特性与带隙基准可比拟的、且调的内部基准电流。
【附图说明】
[0005]图1是本发明的电路原理示意图；
[0006]图2是本发明电路中判断逻辑的实现方案。
【具体实施方式】
[0007]以下将结合附图和具体实施对本发明做进一步详细说明。
[0008]如图1所示，电路分三个阶段:
[0009]⑴、启动阶段:
[0010]控制逻辑首先会输出高电平Start信号，使得M6导通，解除基准电路的零点流状态，然后Start输出低电平，基准电路完成启动；
[0011](2)、电流校正阶段:
[0012]电流校正根据比较器CMP产生的结果，控制可变电阻值，最终使得比较器负输入端的电压与带隙基准电压相等；假设CMP的负输入端的电压为Vp，VjP带隙基准电压Vbg经过比较器CMP，比较器的输出作为判断逻辑的输入IN，判断逻辑的输出OUT是η位控制信号，假设此控制信号为K，且假设K为全零时对应的基准电流Ib最小，判断逻辑的具体方式可以按照如图2所示的流程，首先将电流控制码K设置为全零，此时偏置电流为最小值，偏置\为最小值，即Vp〈Vbg，判断逻辑的输入为高电平，即IN= 1，电路控制码K加1，基准电流Ib增大，如此完成一次判断；第二次判断也是相同的流程，当基准电流I b增大到一定值时，会使得Vp>Vbg，判断逻辑的输入为低电平，即IN = 0，则校正完成，此时内部偏置电流为
[0013]Idss= V bg/K ⑴
[0014]PMOS管MO、Ml、M2、M5的尺寸相同，则基准电流输出IQ = IDS5 ;由于电流控制是数控的，即控制信号是离散的，所以最终的偏置电流IQ与预设的Vbg/R3值有一定的误差，此误差由基准可变电阻的调节精度决定；IQ=Vbg/R3，校正逻辑可以通过Ctr2控制电阻R3，从而控制基准电流的具体值。
[0015](3)、正常工作阶段:
[0016]电流校正完成后电路进入正常工作阶段。
[0017]图1只描述了校正一个基准电流的情况，对与一个数模混合系统，其中有很多模拟电路，每个模拟电路需要的基准电流不样，可以按照如图1所示的方式，针对每个不同的电路模块，设置不同的电阻Rl、R3，通过校正逻辑逐一进行校正即可。
[0018]综上所述，采用本电路的方式，利用带隙基准电压良好的PVT特性，可以产生多个PVT特性与带隙基准可比拟的、且可调的内部参考电压，改善了模拟电路设计对PVT的依赖性，提高了模拟电路设计的灵活性和可靠性。
【主权项】
1.一种芯片内部偏置电流校正电路，其特征在于: 一个可调基准电流产生电路由PMOS管Mp M2、NMOS管％、M4以及电阻R1组成，PMOS管MpMJg极接电源，PMOS管M PM2栅极与M 2漏极、NMOS管M 4的漏极、PMOS管M 5的栅极、PMOS管Mtl的栅极以及NMOS管M 6的漏极连接，M ^勺漏极与NMOS管M 3漏极、栅极以及NMOS管M 4的栅极连接，M4的源极连接到电阻R 一端，电阻R i的另一端接地；NM0S管M6、Mj^源极接地；PM0S管115的源极接电源，漏极连接到电阻R 2的一端，电阻R2另一端连接到电阻R 3的一端以及校正逻辑输入端IN，电阻R3的另一端接地，校正逻辑的输出Start连接到NMOS管M6的栅极，输出Ctrl控制可变电阻R1，输出Ctr2控制可变电阻R3;PM0S管M ^的源极接电源，漏极即基准电流输出IQ。
【专利摘要】本发明公开了一种芯片内部偏置电流校正电路。本电路利用带隙基准电压对PVT（工艺、电压、温度）不敏感的特性，用内部偏置电流和带隙基准电压进行比较，然后经过判断逻辑判断内部偏置电流是否达到预设的电压值，然后根据判断结果控制可变电阻，调节芯片内部的偏置电压，直到芯片内部偏置电压与带隙基准电压的关系满足预先设计的条件，校正完成，从而使得芯片内部偏置电流与带隙基准电压具有相同的PVT特性，即可以实现利用一个带隙基准电压可以得到多个PVT特性与带隙基准可比拟的、且可调的内部参考电流。
【IPC分类】G05F1-56
【公开号】CN104536503
【申请号】CN201410764188
【发明人】蒋仁杰
【申请人】长沙景嘉微电子股份有限公司
【公开日】2015年4月22日
【申请日】2014年12月12日