电压调节器的制造方法
【技术领域】
[0001]本发明涉及具有漏电流吸收电路的电压调节器的提供，该漏电流吸收电路能够在高温时抑制输出晶体管的漏电流，且能够在常温时实现低耗电化。
【背景技术】
[0002]图6示出现有的抑制输出晶体管的漏电流的电压调节器。现有的电压调节器具有基准电压电路103、差动放大电路104、输出晶体管105、分压电路106、漏电流吸收电路107。
[0003]差动放大电路104对基准电压电路103输出的基准电压VREF与分压电路106输出的反馈电压VFB进行比较，以使输出端子102的输出电压VOUT保持规定电压的方式控制输出晶体管105的栅极电压。
[0004]如式(I)所示，输出电压VOUT与电源电压无关而为恒定。
[0005]VOUT = (RS+RF)/RSXVREF...(I)
[0006]此处，RS表示电阻122的电阻值，RF表示电阻121的电阻值。
[0007]在没有对输出端子102连接负载的状态下或在连接了轻负载的状态下，差动放大电路104将输出晶体管105的栅极-源极间电压控制为使输出晶体管105处于大致截止状态，使得仅流过保持分压电路106的输出所需的电流、或流过在该电流中加上轻负载电流部分之后的电流。此时，流过分压电路106的电流Ifb在理想情况下为式(2)。
[0008]Ifb = VREF/RS...(2)
[0009]如果使用流过分压电路106的电流Ifb来表示输出电压V0UT，则为式(3)。
[0010]VOUT = (RS+RF) X Ifb...(3)
[0011]但是，在高温时，会流过输出晶体管105的漏电流Ileak。漏电流Ileak随着温度的增加而指数地增大，因而不能忽视，在没有对输出端子102连接负载的状态或连接了轻负载的状态下，漏电流最终流入分压电路106。
[0012]因此，式⑶在高温时成为式(4)。
[0013]VOUT = (RS+RF) X (Ifb+Ileak)...(4)
[0014]因此，由于漏电流Ileak的影响，输出电压VOUT上升，电压调节器不能正常动作。因此，使用由耗尽型NMOS晶体管111和NMOS晶体管112构成的漏电流吸收电路107来减轻漏电流的影响(例如，参照专利文献I)。
[0015]专利文献1:日本特开2012-226421号公报
[0016]但是，在现有的电压调节器中，在常温时，电流也从输出端子102流过漏电流吸收电路107，因此，存在不能实现低耗电化这样的问题。
【发明内容】
[0017]本发明是鉴于上述问题而完成的，其提供具有漏电流吸收电路的电压调节器，该漏电流吸收电路能够抑制高温时的输出晶体管的漏电流的影响，而且，能够在常温时实现低耗电化。
[0018]为了解决现有的问题，本发明的电压调节器构成为如下。
[0019]构成为具有:误差放大电路，其对基准电压电路输出的基准电压与分压电路输出的反馈电压之差进行放大并输出，来控制输出晶体管的栅极，其中，所述分压电路对输出晶体管输出的输出电压进行分压；以及漏电流吸收电路，其与输出端子连接，具有温度检测单元和晶体管，在该晶体管中流过受温度检测单元的输出信号控制的漏电流，在常温时，该漏电流吸收电路不进行动作，仅在高温时，从输出端子抑制输出晶体管的漏电流的影响。
[0020]本发明的具有漏电流吸收电路的电压调节器在常温时，能够不进行动作而实现低耗电化，在高温时，能够吸收来自输出晶体管的漏电流，抑制漏电流的影响。此外，通过使构成漏电流吸收电路的元件统一为NMOS晶体管和耗尽型NMOS晶体管，能够抑制工艺偏差。
【附图说明】
[0021]图1是示出第一实施方式的电压调节器的电路图。
[0022]图2是示出第二实施方式的电压调节器的电路图。
[0023]图3是示出第三的实施方式的电压调节器的电路图。
[0024]图4是示出第四实施方式的电压调节器的电路图。
[0025]图5是示出第五实施方式的电压调节器的电路图。
[0026]图6是示出现有的电压调节器的电路图。
[0027]标号说明
[0028]100接地端子
[0029]101电源端子
[0030]102输出端子
[0031]103基准电压电路
[0032]104差动放大电路
[0033]105输出晶体管
[0034]106分压电路
[0035]107漏电流吸收电路
【具体实施方式】
[0036]以下，参照附图，对本实施方式进行说明。
[0037][第一实施方式]
[0038]图1是示出第一实施方式的电压调节器的电路图。第一实施方式的电压调节器由基准电压电路103、差动放大电路104、输出晶体管105、分压电路106、漏电流吸收电路107、接地端子100、电源端子101以及输出端子102构成。基准电压电路103由耗尽型NMOS晶体管131和NMOS晶体管132构成。分压电路106由电阻121、122构成。漏电流吸收电路107由耗尽型NMOS晶体管111和115、NMOS晶体管112和114以及反相器113构成。
[0039]耗尽型NMOS晶体管131的栅极和源极与NMOS晶体管132的栅极和漏极以及差动放大电路104的反相输入端子连接，漏极与电源端子101连接。NMOS晶体管132的源极与接地端子100连接。差动放大电路104的输出端子与输出晶体管105的栅极连接，同相输入端子连接于电阻121的一个端子与电阻122的一个端子之间的连接点。输出晶体管105的源极与电源端子101连接，漏极与输出端子102以及电阻121的另一个端子连接。电阻122的另一个端子与接地端子100连接。耗尽型NMOS晶体管111的栅极与接地端子100连接，漏极与输出端子102连接，源极与NMOS晶体管112的漏极和反相器113的输入端子连接。NMOS晶体管112的栅极和源极与接地端子100连接。NMOS晶体管114的栅极与反相器113的输出连接，漏极与输出端子102连接，源极与耗尽型NMOS晶体管115的漏极连接。耗尽型NMOS晶体管115的栅极和源极与接地端子100连接。
[0040]接下来，对第一实施方式的电压调节器的动作进行说明。
[0041]在常温时，由于NMOS晶体管112，在输出端子102与接地端子100之间不流过电流，耗尽型匪OS晶体管111在形成有沟道的状态下启动，因此，向反相器113的输入端子输入高电平。而且，反相器113输出低电平，使NMOS晶体管114截止。这样，在常温时，在漏电流吸收电路107中不流过消耗电流。
[0042]在高温时，耗尽型NMOS晶体管111流过结漏电流和NMOS晶体管112的断态漏电流，因此，反相器113的输入端子的电压下降而输入低电平。进而，反相器113输出高电平，使NMOS晶体管114导通，与流过耗尽型NMOS晶体管115的电流部分相应地，将来自输出晶体管105的漏电流吸收。这样，能够仅在高温时，吸收输出晶体管105的漏电流，抑制漏电流的影响。
[0043]此外，关于耗尽型NMOS晶体管的阈值和NMOS晶体管的阈值，通过以相同的装置使用相同的离子来改变浓度，而进行掺杂，由此，在因装置的偏差而使阈值出现偏差时，能够朝相同方向偏离而抑制工艺偏差。
[0044]此外，基准电压电路103对结构没有限定，只要满足本发明的动作，可以是任意结构。
[0045]此外，虽然没有图示出，但可以与NMOS晶体管112的漏极串联连接至少I个以上的将栅极与漏极连接起来的耗尽型NMOS晶体管。
[0046]此外，反相器113的电源端子可以和电源端子101或输出端子102中任意一方连接。
[0047]根据以上方式，第一实施方式的电压调节器在常温时，能够不使漏电流吸收电路107进行动作而实现低耗电化，而且，在高温时，能够使漏电流吸收电路107进行动作，吸收输出晶体管105的漏电流，抑制漏电流的影响。
[0048]此外，通过将构成漏电流吸收电路107的元件统一为耗尽型NMOS晶体