数字控制电路板的制作方法
【技术领域】
[0001]本申请涉及电子电路技术领域，特别是涉及一种数字控制电路板。
【背景技术】
[0002]在现阶段的电子电器、家电产品里，数模电路非常普遍，基本上所有的电子产品都离不开数字电路和模拟电路。数字电路的频率高，例如:数据、地址、按制等数字逻辑。模拟电路的信号敏感度高，例如:音频、采样、基准电源等。模拟信号容易受到数字信号的干扰，而干扰的主要原因之一就是地线。
[0003]传统的“电源单点接地”和“输出端子单点接地”；因为电路性能要求的不同、
PCB(Printed Circuit Board，印制电路板)的结构差异，接地过长而造成信号回流过长、信号不完整等问题，通常要反复调整接地点，浪费了大量时间和精力，都不能全面解决冋题。
【发明内容】
[0004]基于此，有必要提供一种可解决共地线干扰、地过长而造成信号回流过长、信号不完整的数字控制电路板。
[0005]一种数字控制电路板，设置有控制芯片、与所述控制芯片的数字I/O 口相连的数字电路、与所述控制芯片的模拟I/o 口相连的模拟电路，所述电路板还设置有:
第一连接路径，将所述数字I/o 口的接地端和所述数字电路的接地端共接，
第二连接路径，将所述模拟I/o 口的接地端和所述模拟电路的接地端共接；
连接导体，在所述控制芯片所覆盖的位置将所述第一连接路径和所述第二连接路径相接，且将所述连接导体或所述第一连接路径与电源地连接。
[0006]进一步地，所述第一连接路径和第二连接路径为固定于所述电路板上的导体片、铺设于所述电路板上的连接线、铺设于所述电路板上的大面积覆铜中的一种或两种组合。
[0007]进一步地，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路径在与所述电路板表面垂直的方向上的投影将所述模拟I/o 口的接地端和所述模拟电路的接地端的引脚覆盖。
[0008]进一步地，所述第一连接路径为大面积覆铜或导体片时，所述第一连接路径与所述电路板表面垂直的方向上的投影将所述数字I/o 口和所述数字电路覆盖。
[0009]进一步地，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径在与所述电路板表面垂直的方向上的投影，将所述数字I/o 口的接地端和所述数字电路的接地端的引脚覆盖。
[0010]进一步地，所述第二连接路径为大面积覆铜或导体片时，所述第二连接路径与所述电路板表面垂直的方向上的投影将所述模拟I/o 口和所述模拟电路覆盖。
[0011]进一步地，所述电路板为单面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板设有所述控制芯片的同一表面；或所述电路板为双面板，作为所述第一连接路径、第二连接路径的大面积覆铜铺设于所述电路板中设有所述控制芯片的上表面，或铜铺设于与所述上表面相对的下表面。
[0012]进一步地，所述连接导体铺设于所述电路板，且穿过所述控制芯片于所述电路板上的正投影的几何中心。
[0013]进一步地，所述连接导体的走线宽度在0.5?1.5mm范围内。
[0014]进一步地，所述第一连接路径和第二连接路径的间距为0.3mm以上。
[0015]上述数模电路的接地方法及电路板将数模混合的控制芯片及其外围模拟电路和外围数字电路的接地端分别通过连接路径共接后，在控制芯片底下一根连接导线连通该数字、模拟电路的地线连接路径，从而形成数模电路单点接地，连接导线的电流通路很窄，能够有效地抑制环路电流，从而抑制噪声；在控制芯片底下就近接地，使得地线短，信号回流短而完整，信号完整性好，从而解决了模拟电路和数字电路间的干扰。
【附图说明】
[0016]图1为本申请较佳实施例中电路板的结构示意图；
图2为图1所示电路板中电子元件的细节结构示意图。
【具体实施方式】
[0017]为了使本申请要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0018]请参阅图1、图2，本申请较佳实施例中电路板100，该电路板100可以以PCB板、FPC(Flexible Printed Circuit，柔性印刷电路板100)或其他用于设置电路的导体为基础制作。
[0019]电路板100设置有控制芯片IC1、与所述控制芯片ICl的数字I/O 口相连的数字电路21、与所述控制芯片ICl的模拟I/O 口相连的模拟电路22、第一连接路径31、第二连接路径32及连接导体40，
设置数模混合的控制芯片ICl时，首先要在电路板100上设置出用于焊接该控制芯片ICl的焊盘(图未示)，再将控制芯片ICl焊接于焊盘上。
[0020]再者，设置控制芯片ICl时需远离干扰源，干扰源指产生干扰的元件、设备或信号，用数学语言描述如下:du/dt(单位时间内电压变化的量)，di/dt(单位时间内电流变化的量)大的地方就是干扰源。例如:智能功率模块IPMl、继电器RYl、强电输入输出CNl、开关变压器(图未示)、可控硅(图未示)、电机(图未示)、高频时钟(图未示)等都可能成为干扰源。避免将控制芯片ICl放置或靠近干扰源。
[0021]控制芯片ICl设置的位置优先考虑模拟电路的运放输入信号、反馈信号、采样、基准电源等，以图2为例:优先靠近智能功率模块IPMl的弱电侧，远离智能功率模块IPMl上方的强电端、远离继电器RYl触点端会产生的电火花的影响。
[0022]设置数字电路21和模拟电路22时首先需设置相应的电路元件焊盘以及电路图案，设置这些焊盘及电路图案可以与设置控制芯片ICl的焊盘同时设置，在将电路元件焊接于这些焊盘上。
[0023]在优选的实施例中，将数字电路21设置于靠近控制芯片ICl的数字I/O 口 11的一侧，将模拟电路22设置于靠近控制芯片ICl的模拟I/O 口 12的一侧，使得控制芯片ICl的I/O 口 11、12与其外围电路的电子元件连接路径尽量短，减少高速率的数字信号辐射，信号传输路径短而完整；并且数字电路21和模拟电路22尽量做到分隔不交叉设置，减少相互间干扰。
[0024]第一连接路径31将所述数字I/O 口的接地端(数字地)和所述数字电路21的接地端(数字地)共接，即数字地均连接于第一连接路径31，第二连接路径32将所述模拟I/O 口的接地端(模拟地)和所述模拟电路22的接地端(模拟地)共接，即模拟地均连接于第二连接路径32。具体地，将数字电路21和模拟电路22尽量靠拢控制芯片ICl的相应I/O 口 11或12，有利于共接的地线传输路径短，降低信号辐射及相互干扰。具体地，设置第一连接路径31和第二连接路径32可以与设置控制芯片IC1、数字电路21、模拟电路22焊盘及电路图案时同时设置。
[0025]连接导体40在所述控制芯片ICl所覆盖的位置将所述第一连接路径31和所述第二连接路径32相接，且将所述连接导体40或第一连接路径31与电源地(图未示)连接。需要说明的是，第一连接路径31和第二连接路径32的只有通过连接导体40相接，其他地方是分隔不交叉相接设置的。在其他实施例中，还可以通过第一连接路径31与电源地相接，此时是第一连接路径31的边缘与电源地连接。设置连接导体40可以上述设置焊盘、电路图案、连接路径31、32时同时设置。
[0026]本实施例中，将所述连接导体40是以连接电路图案的方式铺设于所述电路板100，且使其穿过所述控制芯片ICl于所述电路板100上的正投影的几何中心。在其他实施方式中，连接导体40