用于内部电源的具有改善的负载瞬态性能的ldo调节器的制造方法
【技术领域】
[0001]本发明总体涉及电子电路，并且更特别地涉及诸如低压降电压调节器之类的电压调节器电路。
【背景技术】
[0002]电压调节器电路起到获取变化的输入供应电压并且生成稳定输出电压的作用。例如，变化的输入供应电压可以包括电池供应电压，以及稳定输出电压被用于在电池供电电路应用中为模拟和/或数字电路装置供电。由电压调节器电路所要求的可使用的操作电压和电流开销是关键的设计考虑。可使用的操作电压常常被称作“压降”电压，并且这指的是变化的输入供应电压和由电压调节器电路所提供的稳定输出电压之间的差值。“压降”电压越小，系统操作越好。此外，由于电池只能够供应有限量的电荷，因此电压调节器电路具有尽可能小的静态电流是重要的。小的“压降”电压和小的静态电流的组合从电池供应的有限资源上保证更有效和更长的系统操作。
[0003]根据上述，在本领域中对所谓的低压降(LDO)电压调节器电路存在相当大的兴趣。这种调节器能够有利地保持稳定输出电压的电压调节，甚至在变化的输入供应的电平接近那个稳定输出电压时。存在变化的负载条件时，稳定输出电压的保持是个挑战。在从电压调节器电路所供应的负载包括数字电路装置时，尤其如此。本领域的技术人员认识到，数字电路是有噪音的，并且显示经常变化的负载条件。电压调节器电路在生成稳定输出电压时必须响应于那些变化的负载条件。然而，具有低静态电流特征的电压调节器电路往往具有不好的瞬态响应特征。
[0004]在本领域中存在对电压调节器电路的需求，特别是低压降(LDO)类型，其对变化的负载条件展示了更好的瞬态响应。
【发明内容】
[0005]在一个实施例中，电路包括:具有反馈调节环路和驱动晶体管的电压调节器电路，驱动晶体管被配置为向被调节的输出节点供应输出电流；以及瞬态恢复电路，包括:第一晶体管，被配置为向驱动晶体管的控制端子发起第一电流，其中除了响应于反馈调节环路的操作被施加至驱动晶体管的控制端子的调节控制电流之外，所述第一电流被供应；第一控制电路，被配置为响应于在被调节的输出节点处的电压的下降，选择性地启动第一晶体管；第二晶体管，被配置为从被调节的输出节点吸收第二电流；以及第二控制电路，被配置为响应于在被调节的输出节点处的电压的增加，控制所述第二晶体管的操作以将第二电流的量值从第一非零量值增加到更大的第二非零量值。
[0006]在一个实施例中，方法包括:操作电压调节器电路的驱动晶体管以使用反馈调节环路向被调节的输出节点发起电流；感测在被调节的输出节点处的瞬态电压变化；以及通过以下步骤对感测的瞬态电压变化进行响应:响应于在被调节的输出节点处感测的电压的下降，选择性地向驱动晶体管的控制端子中发起电流，所述选择性地发起的电流是除了响应于反馈调节环路的操作而向控制端子发起的电流之外的电流；以及将吸收电流的量值从第一非零量值增加到更大的第二非零量值，吸收电流是响应于在被调节的输出节点处感测的电压的增加而从被调节的输出节点处吸收的。
[0007]在一个实施例中，电路包括:具有反馈调节环路和驱动晶体管的电压调节器电路，驱动晶体管被配置为向被调节的输出节点供应输出电流；以及瞬态恢复电路，包括被配置为响应于在被调节的输出节点处的电压的变化被选择性地启动的晶体管，所述被选择性地启动的晶体管被配置为将电流施加至驱动晶体管的控制端子，施加的所述电流是除了响应于反馈调节环路的操作而被施加至驱动晶体管的控制端子的电流之外的电流。
[0008]在一个实施例中，电路包括:具有反馈调节环路和驱动晶体管的电压调节器电路，驱动晶体管被配置为向被调节的输出节点供应输出电流；以及瞬态恢复电路，包括:被耦合以将电流施加至被调节的输出节点的晶体管，所述晶体管被配置为响应于在被调节的输出节点处的电压的变化，将施加的电流的量值从第一非零量值增加到更大的第二非零量值。
[0009]上文已经相当广泛地概述了本发明的特征。在下文中，本发明的附加特征将被描述，其形成本发明的权利要求书的主题。本领域的技术人员将意识到，所公开的概念和特定实施例可以容易地被用作为了实施本发明相同的目的而修改或设计其他结构或过程的基础。本领域的技术人员还将意识到，这些等价的构造不背离如在所附的权利要求书中所陈述的本发明的精神和范围。
【附图说明】
[0010]为了更完整的理解本发明和其中的优势，现在结合附图参照下面的描述，其中:
[0011]图1是低压降(LDO)电压调节器电路的实施例的电路图；
[0012]图2A和图2B是低压降(LDO)电压调节器电路的实施例的电路图；
[0013]图3A是负载瞬态图；
[0014]图3B是比较在图1和图2A中示出的电路的负载瞬态性能的图；以及
[0015]图3C是比较在图1和图2B中示出的电路的负载瞬态性能的图。
[0016]除非另外指示，在不同的图中对应的数字和符号通常指对应的部分。图被绘制以清晰地图示本发明的实施例的相关方面，并且未必按比例绘制。为了更清晰地图示某些实施例，指示相同结构、材料或处理步骤的变化的字母可以跟在附图数字后面。
【具体实施方式】
[0017]现在参照图1，其图示了低压降(LDO)电压调节器电路100的实施例的电路图。电路100包括差分放大器102。差分放大器102包括被配置为接收参考电压(VBG)的正输入端子104，在优选的实施例中该参考电压是由带隙参考电压生成器(没有示出，但是其配置和操作对本领域的技术人员是熟知的)来生成的。差分放大器102进一步包括被配置为接收以本文中将描述的形式生成的反馈电压(VFB)的负输入端子106。差分放大器102是从正和负电压供应节点来供电，这个示例包括提供电池电压(VBAT)和接地电压的电池端子(没有示出)。虽然电池供应被示出，但是将理解，被耦合至正和负电压供应节点的电压供应可以包括用于应用的任何合适的电压供应。例如，电压VBAT可以是相对高的电压供应6-28VDC。差分放大器102进一步包括输出节点108。在操作中，差分放大器102在输出节点108生成输出电压，其基本上等于在正输入端子104处接收的电压(在这种情况下为VBG)和在负输入端子106处接收的电压(在这种情况下为VFB)之间的差值。
[0018]差分放大器102是由一对差分输入晶体管丽I和丽2来形成。晶体管丽I的栅极被耦合至至正输入端子104，并且晶体管MN2的栅极被耦合至负输入端子106。晶体管MNl和丽2是η沟道MOSFET器件。晶体管丽I和丽2的源极端子在节点110被耦合在一起。固定的电流源Il (在本领域中被称作尾电流源)被耦合在节点110和负电压供应节点(接地)之间。一对共源共栅晶体管丽3和ΜΝ4分别和一对差分输入晶体管丽I和丽2串联耦合。因此，晶体管丽3和丽I被串联地源-漏耦合，并且晶体管ΜΝ4和丽2被串联地源-漏耦合。晶体管ΜΝ3和ΜΝ4是η沟道MOSFET器件，并且更优选地是被配置为耐受高漏源电压的NDMOS型器件。晶体管丽3和ΜΝ4的栅极被耦合在一起以接收偏置电压(Vana3V3)。在优选的实施例中，偏置电压(Vana3V3)是被供应给器件的模拟部分的经调节的电压，该器件包括电压调节器电路100，使电压调节器电路100被配置为生成被供应给器件的数字部分的稳定的输出电压(Vana3V3)。将理解，Vana3V3能够是任何合适的偏置电压。差分放大器102进一步包括一对负载晶体管MPl和MP2，分别和一对共源共栅晶体管丽3和MN4串联耦合。因此，晶体管丽3和MPl被串联地源-漏耦合，以及晶体管MN4和MP2被串联的源-漏耦合。晶体管MPl和MP2是P沟道MOSFET器件，并且更优选地是被配置为耐受高的漏源电压的PDMOS器件。晶体管MPl和MP2的栅极被耦合在一起，并且被耦合至晶体管MPl的漏极。因此，晶体管MPl和MP2以